Diseño de decodificador 3-8 basado en vhdl

1. Requisitos de diseño

1. Los tres terminales de entrada de decodificación A, B y C corresponden a 2, 3 y 4 de la placa de desarrollo como ON DIP
2. EN es el terminal de habilitación (activo bajo), correspondiente al pin 1 en la placa de desarrollo, que se representa como ON DIP
3. Y es la salida de decodificación, tipo vectorial de 8 bits. D3 a D10
4. La entrada adopta un interruptor de nivel, la salida de decodificación adopta un indicador LED para mostrar
   5) La tabla de decodificación es la siguiente:
   
   Experimento de dos códigos

LIBRARY IEEE;
USE IEEE.std_logic_1164.ALL;
ENTITY decoder_38 IS
PORT(A,B,C,EN:IN std_logic;
            y:OUT std_logic_vector(7 DOWNTO 0));
END decoder_38;
ARCHITECTURE behav OF decoder_38 IS
 SIGNAL indata:std_logic_vector(2 DOWNTO 0);
BEGIN
 indata<=C&B&A;
 PROCESS(indata,EN)
 BEGIN
     IF(EN='0')THEN
       CASE indata IS
         WHEN"000"=>y<="11111110";
         WHEN"001"=>y<="11111101";
         WHEN"010"=>y<="11111011";
         WHEN"011"=>y<="11110111";
         WHEN"100"=>y<="11101111";
         WHEN"101"=>y<="11011111";
         WHEN"110"=>y<="10111111";
         WHEN"111"=>y<="01111111";
         WHEN OTHERS=>y<="XXXXXXXX";
END CASE;
ELSE y<="11111111";
END IF;
END PROCESS;
END behav;

Tres diagramas de circuito completos

Cuatro resultados de simulación

Cinco resultados experimentales
(a) la entrada es 000, el LED0 está iluminado

(b) la entrada es 001, el LED1 está iluminado

© la entrada es 010, el LED2 está iluminado

(d) es 011 y el LED3 está iluminado

(e) es 100 , LED4 se ilumina

(f) La entrada es 101, LED5 se ilumina