FPGA (Field Programmable Gate Array), es decir, una matriz de puertas programable en campo, que es un circuito dedicado (ASIC) en un semi-custom aparecen circuitos de la técnica, sólo resuelve el problema de circuito de encargo, y puede superar la existente la programación del dispositivo número finito de puertas desventajas.
FPGA Advantage
(1) correr más rápido
(2) pin FPGA más adecuado para el diseño de sistemas a gran escala
(3) FPGA programa interno ejecutados en paralelo, de alta eficiencia
(4) FPGA contiene un gran número de núcleos IP, facilitar el desarrollo de
una (5) diseño flexible FPGA
Proceso de desarrollo de FPGA
(1) Especificación de Diseño
(2) de entrada del diseño: entrada para el diseño esquemático puede ser, puede ser un código de la lógica de circuito (Verilog HDL o VHDL) descrito en
(3) de simulación RTL: función de simulación también conocido, que se utiliza principalmente para comprobar el código de códigos de error y la corrección de la conducta
(4) en la simulación: la conversión de un archivo de entrada en un circuito específico de puerta
(5) lugar y la vía
(6), la simulación a nivel de puerta: el código de simulación nivel RTL se utiliza principalmente para la comprobación de errores y validación de la sintaxis diseño de la lógica no es ideal y el mismo retardo en la línea de retardo entre la puerta y no se considera, sin embargo, la simulación-nivel de la puerta se tiene en cuenta, principalmente para el funcionamiento real de la verificación del diseño de circuito lógico digital no se cumplen los requisitos de diseño.
(7) Análisis de sincronización
(8) sobre los verifica sistema
estructura interna FPGA
(1)
estructura interna FPGA comprende seis partes principales, a saber: una entrada programable IO puerto y la salida, una unidad lógica programable, la parte inferior de la unidad funcional incorporado, el RAM bloque incrustado, y los recursos básicos de enrutamiento duros. La siguiente es la introducción específica.
A los puertos de entrada-salida programables IO : el uso de software configurado sin normas eléctricas y las propiedades físicas, tales como una resistencia pull-down se pueden ajustar, la resistencia a juego y otras propiedades, flexible.
Segunda unidad lógica programable : SRAM un principal lógico programable se puede cambiar de forma flexible de acuerdo con el diseño y configuración de la conexión interna para realizar diferentes funciones lógicas, la tecnología FPGA se basa generalmente, una unidad lógica programable básicamente basa lookup LUT tabla (Look-Up-Table) y un número de registros (principalmente el flip-flop D) composición.
3 subcapa unidad de incrustación : se refiere a la FPGA integrado en alto grado común de algunos de los bloques funcionales embebidos, tales como el bucle de enganche de fase, el DSP y similares.
Enrutamiento de recursos 4 : enlaces internos FPGA todas las células, en la colocación FPGA real y el enrutamiento, la calidad de las características de diseño de diseño tendrá un impacto directo.
5 Hardcore : Esta sección es relativamente pequeño, debido a que el núcleo duro de una sola función, no utiliza mucho en el desarrollo real.
(2)
nota complementario : el desarrollo real se puede apreciar a partir de los cuatro aspectos de la estructura interna de la FPGA son: bloques configurables de lógica (el CLB), el bloque de entrada-salida (LOB), un canal de cableado (Enrutamiento Canales), conmutadores programables ( PSW).
En la práctica, principalmente CLB FPGA se puede utilizar para medir el número de recursos.
CLB que comprende principalmente una tabla de búsqueda (LUT) y un flip-flop D, cada uno compuesto de una combinación de la unidad lógica FPGA y una unidad de temporización, un sistema electrónico digital diseñado para hacer la preparación de recursos.
CLB en la forma de una matriz bidimensional en el chip, que se llama razones de matriz FPGA Field Programmable Gate.
CLB generado en el circuito digital real, utilizando los recursos de enrutamiento para conectar, cuando se requiere entrada o salida, puede ser conectado a los módulos de entrada y salida CLB.
obras FPGA
Nota: En lo que sigue, herramientas EDA como Quartus II, ISE, Vivado y así sucesivamente.
La configuración interna principal del bloque de la lógica configurable FPGA comprende un (CLB), de entrada y salida bloques, y los recursos de enrutamiento programables interruptor. En el que el bloque lógico configurable es el principal indicador de recursos FPGA, en la forma de una disposición de chip de matriz de dos dimensiones.
CLB contiene la tabla de consulta y una tabla (LUT) lógica D flip-lookup responsable de proporcionar una composición para el chip, es responsable de proporcionar lógica secuencial flip-flops D, para proporcionar recursos para el diseño de sistemas electrónicos digitales.
tabla de consulta LUT-4, por ejemplo, aproximadamente 1 * 16 una RAM, la memoria RAM que tiene una estructura física, pero el efecto es similar a la ROM, varios resultados posibles de funcionamiento del circuito lógico es responsable de almacenar las herramientas EDA integrados generados, FPGA trabajo cuando, de acuerdo con el puerto de entrada de flujo de datos o un flujo lógico, el índice en la memoria RAM el resultado, se puede lograr con una combinación de flip-flops D y la lógica secuencial requerida para sistemas electrónicos digitales.
Cuando los diseñadores de software durante el tiempo de diseño, dependiendo de los objetivos de diseño, la función del circuito describen en forma de código de salida, herramientas EDA es responsable del código se compila y se integra para conseguir el diseño del circuito de una variedad de posibles resultados, descargado al FPGA, estos datos CLB se almacenan en una tabla de consulta. Cuando el sistema comienza a trabajar en el flujo de datos se conduce o un flujo de lógica, la lógica retirado digital en la tabla de búsqueda, y luego el flip-flop D con la temporización de terminación de diseño de la lógica y diseño de la lógica de los sistemas electrónicos digitales correspondientes.
Así, en algunos lugares que en base a la tecnología FPGA LUT, de hecho, somos la esencia del arte FPGA LUT basadas en SRAM FPGA basada en la tecnología.
Una vez que los datos se cargan en la célula SRAM, no va a quedar descargado, pero si todo el sistema de fuente de alimentación, luego, se perderán los datos de configuración del dispositivo, lo que significa que tales dispositivos necesitan ser reconfigurado cuando el sistema está encendido. Sin embargo, este dispositivo las funciones se pueden programa, que luego se seleccionó la tecnología SRAM FPGA para lograr una gran cantidad de razones repiten rápidamente.