El conocimiento personal acerca de la estructura del chip de STM32F407
1. La estructura interna del chip (no entrar) *
kernel es equivalente a la CPU de nuestro ordenador, que a través de una matriz de autobuses y Flash, SRAM, etc. están conectados. Y periféricos FLASH, RAM y la hoja, estas características están dispuestos en un espacio de direcciones de 4 GB común (es decir, memoria), nos programación, operación y son estas características.
Entonces no vamos a dejar de pensar, la memoria es la forma de flash, SRAM asignación de espacio que?
Mapa de memoria
La memoria en sí no tiene información de la dirección, su dirección es asignada por el fabricante de chips o el usuario, la memoria asignada al proceso se le llama dirección de memoria mapeada
En este espacio de direcciones de 4 GB, ARM tiene a grandes rasgos uniformemente dividido en ocho bloques, 512 MB cada uno 
de los cuales tiene tres bloques que debemos prestar atención, es la Block0, Bloque1, Bloque2, lo anterior es lo que estamos hablando acerca de Flash, SRAM y el bloque periférico se encuentra, que es visible en un diferentes sub-bloques.
Flash (que es donde se almacena nuestro código) en Block0, la dirección es 0x0800 0000 ~ 0x080F FFFF (1 MB) , en cuanto a lo Block0 otras áreas de almacenamiento que no llegar al fondo.
Y la asignación de direcciones para Bloque1 
Bloque2 para el diseño de chips periférica, de acuerdo a las diferentes velocidades periféricas del bus, se divide en Bloque2 APB y AHB
dos partes, que se ha dividido en APB1 APB y APB2 y, AHB y en AHB1 AHB2
en esta área de la memoria Bloque2, el diseño es en el chip periféricos, necesitan cuatro bytes como una unidad, un total de 32 bits, cada uno correspondiente a una unidad de función diferente, cuando conducimos el control de estas unidades periféricas puede trabajar, en el chip bus periférico se divide en cuatro, según las diferentes velocidades periféricas, diferente bus montado periféricos de diferente , bajo montar los periféricos APB, monte el AHB periféricos de alta velocidad. La dirección base del bus de direcciones correspondientes de los más bajos que se llama el autobús, el autobús también se monta en la dirección base de los primeros periféricos del bus de direcciones. En el que la dirección del bus de periféricos de APB1 pieza más baja de aquí, también conocida como dirección base periférica.
Debido APB1 en el que la primera banda periférica está bus Bloque2, su dirección es el bus de direcciones base, la dirección se compensa con respecto a la base 0
Y otros periféricos y cómo asignar este cuatro buses hacen?
Dentro de cada rango de direcciones bus asignadas diferentes periféricos, montado en diferentes buses de acuerdo con la velocidad requerida para los distintos periféricos, por ejemplo montar AHB1 GPIO periférica bus.
Así periféricos montar después de que el autobús, dentro de su rango de direcciones, y la distribución de qué?
La respuesta es registrar (podemos de acuerdo a las diferentes funciones de cada unidad a fin de funcionar en el nombre de la unidad de memoria para tomar un alias, este alias es lo que suelen decir que el registro, esta unidad ha sido asignado a la memoria-dirigida con determinadas capacidades de alias el proceso se denomina mapa de registro)
En un ejemplo GPIOF, dirección GPIOF es 0x4002 1400 0x4002 ~ 17ss
ha distribuido registro de control en el intervalo de direcciones periférica
(GPIO hay muchos registros, cada uno con una función específica. Cada 32 bits del registro, lo que representa cuatro bytes están dispuestas en orden de la dirección de base periférica, registro de Localización de ser descritos están desplazados con relación a la dirección de base periférica)
regístrese función es la de controlar el estado de los periféricos, por ejemplo, un nivel alto o mínima, drenaje abierto o salidas push-pull, etc., con cada registran sus características únicas.
A continuación, vamos a pensar que tenemos a los periféricos de control para encontrar su dirección y, a continuación, busque la dirección del registro para ser utilizado, no es muy problemas?
Esto nos obliga a registrarse con el lenguaje C encapsula
la próxima vez que entrar en los detalles de nuevo, esta vez sólo para hablar de mi conocimiento personal de la estructura del chip en algunos lugares no lo suficientemente riguroso bien escrito, esperanza perdóname, mi gran dos estudiantes, el primero en escribir el blog técnico.
Aquí está mi trazado de la mente
