SPI总线：CPU与外设以串行方式进行通信，主控SOC作为SPI主，外设作为SPI从
SPI接口有4条线：SCLK（串行时钟）、MISO（主机输入从机输出）MOSI（主机输出从机输入）、CS（从机选择线（低电平有效））
在SPI通信中的时候，首先将外设上的CS线置为低电平。SPI外设上支持SPI总线最高时钟频率决定了SCK的频率。
SPI通信有4种模式，通信双方应该在同一种模式下进行。
对主设备的SPI模式进行配置，通过CPOL（时钟极性）和CPHA（时钟相位）
Mode0：CPOL=0，CPHA=0
Mode1：CPOL=0，CPHA=1
Mode2：CPOL=1，CPHA=0
Mode3：CPOL=1，CPHA=1
时钟极性CPOL是用来配置SCLK的电平处于那种状态是是空闲态或者有效态
CPOL=0，表示当SCLK=0时处于空闲态，所以有效状态就是SCLK处于高电平时
扫描二维码关注公众号，回复：
3582953 查看本文章
CPOL=1，表示当SCLK=1时处于空闲态，所以有效状态就是SCLK处于低电平时
CPHA=0，表示数据采样是在第1个边沿，数据发送在第2个边沿（在串行同步时钟的第一个跳变沿（ 上升或下降）数据被采样）
CPHA=1，表示数据采样是在第2个边沿，数据发送在第1个边沿（在串行同步时钟的第二个跳变沿（ 上升或下降）数据被采样）
SPI没有应答机制确认是否收到数据（与I2C不同）