Основы Verilog: использование casex и full_case, parallel_case

NoSuchKey

рекомендация

отblog.csdn.net/weixin_45791458/article/details/130138239
рекомендация