Sobre o protocolo SPI

SCLK de 4 fios
, sinal de clock, frequência de clock é a taxa SPI e MOSI relacionado ao modo SPI
, saída mestre, entrada escrava, dados mestre
MISO, entrada mestre, saída escrava
CS, seleção de dispositivo escravo, baixo ativo de
3 fios Existem
apenas 3 linhas: SCLK, MOSI e CS, sem linha de dados MISO, adequado para comunicação simplex, o mestre apenas envia ou recebe dados do escravo.
Existem apenas 3 fios: SCLK, SDIO e CS. SDIO aqui é usado como uma porta bidirecional, que é adequada para comunicação half-duplex. Por exemplo, muitos chips ADC de ADI suportam transmissão bidirecional. Ao usar um FPGA para operar uma porta bidirecional, ele deve ser definido como um estado de alta impedância z como entrada.
4 modos de trabalho
CPOL=0 significa que SCK é 0 no estado inativo
CPOL=1 significa que SCK é 1 no estado inativo
CPHA=0 significa que os dados de entrada e saída são válidos na primeira borda do SCK
CPHA=1 significa que in Os dados de entrada e saída são válidos na segunda borda do SCK