Verilog HDL Quick Start 1: Visão geral básica, estrutura e tipos de dados

índice

1. Terminologia e visão geral

Dois, sintaxe Verilog

1. A estrutura básica do programa

2. Declaração de módulos e portas

3. Tipo de dados

4. Representação numérica

5. Instanciação do módulo (chamada)

---

1. Terminologia e visão geral

Visão geral da síntese e simulação RTL:

Dois, sintaxe Verilog

1. A estrutura básica do programa

nome do módulo do módulo (lista de portas);  

    Declaração de porta (incluindo entrada, saída, variáveis, etc.)

    Declaração de variáveis ​​e sinais deste módulo

    Descrição real da função do circuito

    Parâmetros de tempo

módulo final

Programa de amostra:

2. Declaração de módulos e portas

3. Tipo de dados

4. Representação numérica

5. Instanciação do módulo (chamada)