barreira de memória |
barreiras de memória |
É um conjunto de instruções do processador, para a implementação de uma memória limite de operação seqüencial |
linha de cache |
linha de cache |
A unidade mínima de armazenamento que pode ser alocada no cache, ele irá carregar toda a linha de cache linha de cache de enchimento enquanto o processador, uma pluralidade de memória de leitura ciclos necessários |
operação atômica |
operações atômicas |
Ou uma série de operações não pode ser interrompido |
Um preenchimento linha de cache |
linha de cache de preenchimento |
Quando o processador reconhece o número de operações de leitura da memória é cacheable, o processador lê toda a linha de cache para o cache apropriado (L1, L2, L3, ou todos) |
Hit cache |
cache hit |
Se a operação de enchimento linha de cache da posição de memória ainda é acessível ao processador quando o próximo endereço. O processador lê os operandos do cache em vez de ler a partir da memória |
Escrever hit |
hit write |
Quando o operando processador é escrito de volta para uma área de cache de memória, ele primeiro verifica o endereço de memória cache é na linha de cache, se houver uma linha de cache válido, o processador irá retornar para escrever o cache operando em vez de escrever de volta à memória, esta operação é chamado write hit |
Escrever falta |
write perde o cache |
A linha de cache válido é escrito para a área de memória não existe |