공식 릴리스 알테라 NIOS 오랜 시간 후에, C 타이밍 일부 둔감 달성하는 데 주류 FPGA 될 코드 C + V 개인적인 느낌이 모션 제어와 높은 기능적 요구 사항의 일부, 상기 V C보다 합리적이고 효과적인뿐만 아니라 일부 대형 프로젝트에 대한 더 적합 느낄 수 있도록 설계 이러한 구조를 호출에 대한 높은 수요의 완료시기와 기본 드라이버 중 일부의 타이밍 요구 사항을 충족합니다. 그러나 한 가지 나쁜 프로그램 휴대 Eclipse를 사용하여 모든 편집 환경 (나는 확실하지 않다 어쨌든 개인적으로 몇 가지 문제를 이식 느낌) 한 후, 조금 나쁜 될 수 있습니다.
음, 우리는 우리의 첫 번째 루틴 시작 HelloNIOS을 . 고전하여 HelloWorld 소프트웨어의 언어는 여기 HelloNIOS, 그것은 아주 좋아 보인다되었다.
간략한 소개
NIOS 단지 내 자신의 기록을 사용하는 학습으로이 문서에서, 이미 많은 약 사실, 웹에 튜토리얼이 있습니다. 첫째, NIOS를 사용하여, 당신은 확실히 당신이 나에게 자신의 하드웨어 환경을 말함으로써 시작 줄을 일치하는 하드웨어가 있어야합니다.
- 하드웨어 : 개발 보드 블랙 골드 AX301
- 소프트웨어 : QuartusII 13.0sp1, NIOS13.0sp1
가장 중요한 요인은 이러한, 개발 보드 후 일부 리소스를 덜 느낄 구입하지만 NIOS의 몇 가지 간단한 개발과 사용하고 그들을 참여, 최고의 사용, 충분, 매우 일반적인 것입니다.
나를 기준에 따라, "NIOS 판타지는 표류"와 "NIOS 그 일을"정보의 일부에 대해 얘기하자, 느낌은 매우 고전적인 소재,이 항목으로 사용할 수있다.
의 Quartus 엔지니어링 설립
여기에 일반적인 하드웨어는 Quartus 프로젝트를 수립하는 것은 다르지 않다, 나는 간단히 언급, 여기에 말을하지 않습니다.
각 부분의 파일 폴더이 잘 분포 (이 개인 습관, 지금은 아래 그림과 같이 일반적인 프레임 워크가)는 Quartus 공학 수립 는 IP 코어의 공식 개시를 저장하는 데 사용됩니다, 핀 TCL 파일을 저장하는 데 사용은 개인 기록 저장하는 데 사용을 V 코드입니다.
ipcoretclverilog우리는 100MHz의 클럭을 필요로하지만, 우리의 입력 50MHz의 인 자원 보드 SDRAM을 사용하기 때문에, 그래서 여기에, 해당 PLL, PLL 여기서 생성 여부를 결정할 만들기 PLL이 필요합니다.
완전한 PLL을 설정 한 후, 우리는 QSYS를 설립했다. SOPC 빌더의 이전 버전 QSYS, 밖으로 가상 SOPC를 만드는 그의 주요이다. 도구 - >> QSYS 우리는 다음과 같은 인터페이스를 볼 수 있습니다 개봉 후 열 수 있습니다.
- 그리고 연결이 추가 된 후 이름을 바꿀 수, NIOS, SYSID, SDRAM, 내피 전구 세포, JTAG 추가를 클릭합니다. NAME 이름을 바꿀 방법이 될 수 눌러 "2"또는 "R"다음에 선택, 나는 보통이 모든 이름을 자본의 여러 부분을 변경합니다. 경고 또는 오류이있을 수 있습니다 부분은, 발생하는 다음과 같은 사항이 몇 가지주의가 설명되어 있어야합니다.
- 개략도는 다음에 추가 된 모든 구성 요소를 도시 한 후에
- 접속을 형성하는도 17에 도시 된 소정의 규칙에 따라 연결되면, 하부는 여전히 다음의 에러의 존재를 발견했다.
- 여기에는 다음과 같은 설정을, NIOS 코어 전화를 두 번 클릭하여 특정 NIOS 코어를 설정하는 것이 필요하다. 설치가 완료된 후 오류가 사라 볼 수 있습니다.
- 그리고 물론 아래의 스크린 샷과 유사 오른쪽에 볼 수있는 많은 구성 요소의 주소 공간과 동일한 주소 줄 오류 경고 또는 오류에 대한 몇 가지 아래있을 것입니다.
- 그럼 당신은 내가 습관의 내피 전구 세포 모듈 주소 표시 줄이 0x0으로 고정되어있을 것입니다 경우 지정 자료 주소가 자동으로 주소 라인을 할당 -> 시스템을 클릭하면, 위의 연결은도에서 볼 수 있습니다.
- 위의 완료 후 우리는 IRQ에게 마지막을 중단 관심을뿐만 아니라, 둘을 연결하는 것을 기억해야한다.
- 세대가 생성됩니다 상단 탭 표시 줄을 클릭 한 후, 페이지는 다음 섹션을 확인 기억합니다.
- 지금까지 QSYS의 단부의 구성.
- 개략도는 다음에 추가 된 모든 구성 요소를 도시 한 후에
나는 보통 연결 코드를 사용하여 연결하는 다목적 참조 설계도의 형태, PLL 및 QSYS의의 Quartus 상단에 추가, 그것의이 부분은 개인 취향에 따라 달라집니다. 코드의 더 나은 이동성을 사용하지만, 직관적 개략적 인 형태로 연결되어 있지 않습니다.
그런 다음 컴파일, 기능 강도는 FPGA 개발 보드에 다운로드. 지금까지 모든 작업의 Quartus에 완료됩니다.
NIOS 프로젝트는 설립
다음과 같이 기술 데이터의 부분이이 기준에 의하면, 매우 간단 생략한다.
- 저장 프로젝트를위한 공간을 선택, 나는 보통 QSYS의 카탈로그에 넣어
- 파일 - >> 뉴 - >> NIOS II 응용 프로그램 및 BSP 템플릿
- 는 Quartus에서 파일을 선택 Sopcinfo, 다음 줄에 다음 모든 방법을 프로젝트의 이름을
- 프로젝트가 생성 된 후 폴더의 왼쪽, 오른쪽 NIOS II를 선택 - >> BSP를 생성
- 발생 후, Ctrl 키 + B 컴파일
- 컴파일 후, 실행-접속과 운전, 다운로드 설정을 열고, 실행을 적용
- 마지막으로, 시운전 상자의 결과를 기다릴 수
- 마지막으로, 성공적인 결과를 넣어
