プルアップ抵抗とプルダウン抵抗を使用することは何ですか？
1、駆動能力は次のようになります。
例えば、マイクロコントローラの出力高い、しかし理由フォローアップ回路で、ハイレベルの出力は高くはないが、最大VCCではなく、回路動作に影響を与えます。だから、プルアップ抵抗へ。代わりに、プルダウン抵抗をマイクロコントローラはローレベルを出力ピンようにダウン抵抗が接続されて、後段の回路の結果以来の低レベルは、GNDの出力に影響を与えません。
図2に示すように、クランプ
プル信号はハイレベル、抵抗で同時に再生クランプ役割を制限する抵抗で不確定です。同様に、プルダウン、信号が抵抗を介してローレベルの不確かクランプされます
ときに不確実性のマイクロピンのレベルを、安定したレベルのバックします：
レベルが不確実であるとき、例えば、地上のプルダウン抵抗の場合には、マイクロコントローラだけでパワーアップが、あなたはパワーアップ後のマイクロコントローラを接続した場合、マイクロコントローラ端子は入力、出力しないピンであることですこの時間が不確定であるSCMレベルは、プルダウン抵抗器の役割は、力レベルに前のレベルのマイクロコントローラピン不明単語は、ローレベルに維持される場合に。
3、高い値の出力を増加させます
たとえば、次の回路の出力は、CMOS回路の最小ハイレベル未満であること（典型的には3.5V）高い場合TTL回路は、CMOS回路を駆動し、その後、出力を向上させるためにTTL出力終端抵抗をプルする必要の高い値
さらに、次のような効果があります。
図1に示すように、電磁干渉、ピン外部の電磁干渉を受け入れやすいフローティングにバス耐性を改善します。
図2は、プルダウン抵抗を有する抵抗ミスマッチやすい反射波の干渉に長い輸送は、効果的に反射波の干渉を抑制する、抵抗のマッチングです。
無し3、もしOC（オープンコレクタ、TTL）、またはODのレベル（オープンドレイン、CMOS）出力、プルアップ抵抗がない仕事、これは容易に理解されていないので、チューブを出力することができないハイパワー。
下図のように：
オープンコレクタ出力図1に示した構造、何に接続されたトランジスタのコレクタの右側、いわゆるオープンコレクタ、および類似のオープンコレクタ、オープンドレイン出力。
プルアップ抵抗は、一般的に高い状態を持っているされて口外OUTPUTが必要です。トランジスタの右側がオフされたときにそうでなければ、出力はハイインピーダンス状態です。
平行（論理的ライン）に接続された複数のトランジスタを容易にするために、ハイインピーダンス状態は、すべてが低い、低いレベルを有しています。
比較の使用ドロップダウン：
プルアップ抵抗が大きすぎる遅延は出力レベルによって引き起こされていることに注意してください。（RC遅延）が空いている、プルアップ抵抗がハイレベルに設定されるCMOSゲート回路の出力に一般的ではありません。
プルダウン抵抗：原則とプルアップ抵抗がほとんどですが、ちょうどGNDに行きます。そのレベルは低くなります。プルダウン抵抗は、一般的に、設定されたロー、またはインピーダンス整合（終端）するために使用されます。
デバイスの入力にプルアップ電流、出力プルダウン電流。
プルダウン抵抗に電流を大きくすると、現在の吸収するために使用されます。
選択の原則：
含む選択の原則にプルアップ抵抗：
図1に示すように、シンク電流能力と省電力の考慮が十分な大きさのチップであるべきである高抵抗、電流は小さいです。
低抵抗、大電流; 2、十分な駆動電流を確保することを検討する小十分であるべきです。
図3は、高速用の回路は、大規模なプルアップ抵抗を平坦化エッジであってもよいです。
三点の上に考えると、通常は10Kに1kの間で選択します。プルダウン抵抗は、同様の理由を持っています
大きなまたは小さなプルアップ抵抗の影響：400kbs
プルアップ抵抗値が小さすぎると、Vccはポート電流（IC）拡大を注ぎ、これが原因となりMOSトランジスタV2（三極管）が完全にオンにされていない式（Ib *β、飽和状態が拡大するので、出力ポートになると（ポートが最大許容出力ローの0.4Vで、所定のI2Cプロトコル）低い値を増加させました。
プルアップ抵抗が大きすぎると、RC効果によるバスラインに接続された容量は、落下遅延が速く、チップ内のトランジスタ、パワードライブ、である（立ち上がり時間の増加をもたらす;増加パッシブ拡張外付け抵抗）が遅い、及びプルアップ抵抗が大きすぎる、すなわち、負荷インピーダンスと出力インピーダンスを比較することができる場合、出力は分圧を減少させるためにハイとなり、出力インピーダンスの増加を引き起こします。
プルダウン注を用いた低消費電力状態：
プルアップまたはIOポートプルダウン低電力状態で、又は通常の使用の構成は、IOポートの関連する状況に応じて設定されなければならない場合。
IOポートがそれを処理するために準備されていない場合、それは秘密裏に力を盗むだろうが、あなたは知りません。IOポート10kΩのプルアップ抵抗が存在する場合、一般的なIOは、内部または外部のプルダウン抵抗になります特定の理由は、例えば、以下に示すように、ピンは、しかしながら、3.3Vを引っ張られていますMCUが低電力モードに入ると、IOポートがオームの法則によれば、ローレベルを出力するように構成されている四、五、そのようなIOが存在する場合、このピンは、現在の3.3V / 10K = 0.33ミリアンペアを消費します口、そしてあまりにも悪い、数mAに貼り付けます。そのため、低消費電力に入る前に、1でIOポート1の状況を確認してください。
プルIOポート場合、ハイインピーダンス状態の入力または出力を設定します。
プルダウン、またはローレベル出力ハイインピーダンス入力に設定されたIOポートであれば、
言葉では、関数内で発生した良好な電流廃熱に入れていない、我々は彼女の指を暖めるために、この点温度に依存しないでください。
IOポートは、ICの電力損失に対応する電気レベルとの間のプルプル接続に起因します：
消費電流IOポートを外部ICに接続されている：プルダウン抵抗要因現在のIOポートの消費量が低く、私たち明白な要因のために、比較的重要です。これが起こるプルを運ぶIOポート、およびIOのICピンは搬送プルダウンに接続されている場合に関係なく、このピンは出力レベルであるものの、それは必然的に特定の消費電流です。このような状況に会った人たちだから、あなたは、このピンの良い状態を決定するために、手動周辺ICのを読んで最初の必要性、を認識して、前にし、プルダウンモードとMCU IOポートにMCUの睡眠、良い設定を制御します入力と出力の状態は、現在のトレースの子供たちがそれによって消費されていないことを確認します。
システム電源テスト。
検出された消費電流が大きく、実用的なアプリケーションは、大きな消費電力を消費することはできませんか？
試験電力MCUはまた、デバッガ、それに接続されたときから！今回は、最新の、デバッガにエンジニアは非常に抑うつ気分を生産することを可能にする理由を誘拐されません。だから、低消費電力を測定する場合、デバッガに接続してはなりませんが、デバッグ中に、現在の状態を測定することはできません。
-------------------------------------------------- -
プル（プルアップ）またはプルダウン（プルダウン）抵抗に作用する（集合的に「プルアップ抵抗」という）が最も基本的である：ハイレベルに抵抗によってクランプされる信号線の不確定状態（プルアップ）または低（プルダウン）に関係なく、その特定の使用の効果は、唯一の要件は、多くの新しい概念をもたらす抵抗の抵抗値が変化するであろう用途が異なる、実質的に同じですこのセクションでは、コンテンツについて少し話を取ります。
信号入力端子のプルアップ抵抗は、法線力があるレベルへの信号線をクランプするように作用する場合、信号線の状態が原因の望ましくない状態にシステム原因次に、図を以下の不確実性の出現に浮遊することを防止します。以下：
実用的なアプリケーションでは、プルアップ抵抗の最大数を使用して、10Kオームの抵抗器。必要な回路自体に応じて、使用のプルアップ抵抗またはプルダウン抵抗する必要があるが、例えば、高効率なエネルギー制御信号（EN）のために私たちは、電源投入後の回路を願っていることを非アクティブ状態にする必要があり、それがプルダウン抵抗を使用します。 。
空いているが、その後、おそらくはノイズ干渉によってトリガ他の偽により信号線の電源（または操作）の後には、モータの望ましくない回転から得られ、高い場合、このイネーブル信号は、モータを制御するために使用されると仮定するとこれは、我々が望むものを、確かではありません、あなたはプルダウン抵抗を追加することができます。
そして、アクティブ・ローのリセット制御信号（RST＃）のために、対応する、我々は、パワーオンリセット無効状態の後、プルアップ抵抗を使用することを願っています。
ほとんどのチップは、ロジック制御機能（等例えば、マイクロコントローラ、FPGAなど）を含むプルアップまたはプルダウン抵抗が統合され、ユーザは以下のようにオープンに含む即ちSTM32マイクロコントローラGPIOモードは、プルアップまたはプルダウンするかどうかを選択する必要があるかもしれない（STからデータマニュアル）：
プルアップ抵抗の抵抗値の大きさが、我々はまた、強いまたは弱いプルプル（弱プルアップ/ダウン）に分けることができ 、 集積チップのプルアップ抵抗は、通常、弱いプル（抵抗大）、プルアップ抵抗であります小型で強力な能力（強い引き）のレベル、強いの外部ノイズに抵抗する能力（ある、望ましくない干渉ノイズあなたは、信号レベルの強い引きを変更したい場合は、あなたがエネルギーを必要とするが、それに対応しなければならないと述べました信号線の状態を変更するための通常の信号はまた、プルアップ抵抗はバイアスされず、より多くのエネルギー、この点でのエネルギー消費が必要であるため、）の強化が、電力損失に対応する小さなプルアップ抵抗以下に示すとおり
プルアップ抵抗R1のために、制御信号は、対応する、L VCC / R1（プルアップ抵抗は、次いで電流がゼロではない）ダウンたびに消費電流が生成され、プルダウン抵抗R2、制御信号は、各時間を引かれますHは、（本明細書で想定する高レベルVCCである）VCC / R2R消費電流を有します。
厳密に言えば、そこに強いとの間にはプルがなく、オームは、我々はまだ外部からの制御信号を使用することができますので、我々は一般的に、プルアップ抵抗が弱いプルある使用どのくらいカットの強さであり、弱いプルは、上/プルダウン信号線のレベルが必要になりますそれは変化します。
以下のように極端に強い引っ張り抵抗は、そのような回路用途のための24C02 EEPROMメモリチップ、として、すなわち、直接電力または接地信号線に接続され、ゼロオーム抵抗である：
請求、E0、E1、E2（アドレス構成ビット）にメモリチップアドレスはシステム動作中に変化しないので、アプリケーションは通常強く、直接VCC電源またはGNDまで強いプル引っ張られ、同様に、チップ書き込み制御端子WC（ライト制御）また、GNDへの強いプルダウン。
出力（入力または出力）として関与してプルアップ抵抗いくつかのより多くの知識だけでなく、レベル・クランプの機能の性質となり、プルアップ抵抗は、最も一般的なオープンコレクタ出力（オープンコレクタ、OC）、またはオープンに表示されますピンのリーク（オープンドレイン、OD）の構造。
：私たちは以下のように多くのチップの出力ピンは、プッシュプル出力構造（出力プッシュプル）されている（反転出力は構造が本質的に同じである）
ピンの構造特性は、プッシュプル出力：ピンはハイレベル「H」又はローレベル「L」を出力するかどうか、より強い駆動力（入力または出力の電流容量）を持っています！
制御信号は、プッシュプル出力構造はローレベル「L」になっている場合、Q1 Q2がオフされ、電流I1が負荷RLとトランジスタQ2公開を介して電源VCCから流れ、我々は、この電流シンク（シンク電流）を呼び出し、以下に示すように、外部電流は、チップの内部に注入される
制御信号は、プッシュプル出力構成である場合、これによりハイレベル「H」、Q1とQ2はオフされ、トランジスタQ1と負荷を介して電源VCCからの電流I1 RLはパブリック流れ、我々は、現在のチップ、すなわち外部回路から、別の観点から、（いわゆる「動力源」と呼ばれる）外側に設けられていてもよい。この電流源電流（ソース電流）、呼び出しどのくらいの現在のチップ離れ、次のように：
シンク電流能力と、それはまた、ピンとも呼ばれるチップのソース電流駆動能力する能力。任意の所与のチップに対して、ピン駆動能力が制限され、電流駆動能力STM32 IOピンマイクロコントローラ（データシートからST）を以下に示す：
上記の表に示しはSTM32 IOの駆動ピンこと25ミリアンペアの容量、マイナス「 - 」とは反対の電流シンクは（シンク過去分詞を沈めテーブルの）方向に引っ張られ、電流の方向を示している
ピンが駆動されると、ドライブ能力は、限られたチップ端子であります以下のように重い負荷が、誤った出力レベル（所定のレベルを出力することができない）をもたらすことができます。
負荷値が少ない132オーム、対応する出力電流を超える場合、チップの電源電圧は3.3V（トランジスタの飽和電圧を無視する）であると仮定すると、25ミリアンペアの最大出力電流は、負荷RLの値は、132オーム（3.3V / 25ミリアンペア）程度であります（上司はあなただけの私に2500年の月給を与える以上（25ミリアンペア未満）が、チップのピンのみ25ミリアンペアの最大電流を提供することができ、そのため、出力レベルが低減され、私は唯一のライブ2500を行うことができ、あなたは私をもっとやりたいですライブよりオープン賃金、理由）
一般に、このような駆動重い負荷（低抵抗）回路を内部トランジスタに接続されている内部流抵抗が制限されるため、出力端子がグランドに短絡されている場合であっても、言い換えれば、燃焼しない、出力電流がありません（それは正規のチップでない場合を除き）、駆動ピンの容量を超えないようにもちろん、実際の応用プロセスにおいて、最大駆動能力を超えます。
およびOC（OD）出力ピン構造が異なっている（出力OCの例として、トランジスタ構造におけるOCの存在、OD電界効果管内の構造に存在する、次の構造、原理のOD出力構造は同じである）、以下に示すように示す：
以下のように駆動制御信号をトランジスタQ1がハイレベル「H」のとき、Q1飽和伝導、対応する出力端子は、ロー「L」である：
ただし、駆動制御信号がローのとき外部プルアップ抵抗がない場合はレベル「L」は、トランジスタQ1がオフされた場合、その後、（ハイインピーダンス状態）フローティングピンに対応する出力ハイ、すなわち、ピンOC / ODないプル出力構成できません電流能力（外部回路への供給電流）。したがって、我々は、通常、OC / ODピンは下に示すような、VCC電源から直接提供の外部抵抗でプルアップされ、VCC電源電圧、電流プルピンの高されます。
（コンパレータLM393のデータシートTIから）以下のようにコンパレータチップの出力の大部分は、OD / OC出力構造である：
多くのチップまたはモジュールの外側にシステムステータスのフィードバック信号は、そうしたユーザーは、このようなピン構造であります実際の回路は、対応する電源電圧VCCレベルにプルする必要がある場合があり、レベルシフタは省略してもよいし、以下のように（東芝TB6560ステッピングモータ制御チップのデータシートから）。
I2C（インター集積回路、集積回路間）バスの下に示されるように、OD出力構成の典型的なアプリケーションである：
請求、SCL及びSDAは利点がとしても知られる双方向データバス（ "として使用することができるように、出力OD出力構造でありますラインまたはワイヤOR「機能）。
：前述のチップピンとしてプッシュプル構成は、ピンは、図2以上のチップに接続されている場合
と仮定チップ上に示した0と1に出力され、直接に接続された2つのデータを矛盾（常にチップ1にもリードをチップは、ほとんどの場合には燃えないだろうが、それはまた、消費電力の多くを引き起こす可能性がありますが、けれども後、公衆へのQ1とQ4を介して電源VCCから非常に大きな電流があるでしょうデータ線にしようとしたチップ2は、データラインをローにしようとしながら、ハイにプル、我々はデータバス衝突または競合を呼び出す）双方がバスを占有するようにされている前記
：OC / OD出力構造、以下のように対応する回路であれば
、この場合、二つのピンに関わらず、出力チップを述べるものの、データ競合は発生しません、各チップの内部回路および調停システム識別データと、両側は言うことです他の当事者に情報を送信するためのイニシアチブを取ることができ、いずれかの当事者は、行が競合からのデータに影響を与えることなく、ハイまたはローに引か知らせることができます。
我々は、マイクロコントローラ51に精通している（ATMEL AT89C51からのデータシートである）以下に示すように、OD P0ポート構造です。
そして、我々は、プラグインメモリチップを複数にアクセスするために一緒にチップ選択信号の複数の、同一のポートP0を使用することができます。
出力プルアップ抵抗に等しく適用によるピンの入力抵抗のフロントプルアップ抵抗に電力、従ってプルアップ抵抗が小さすぎないが、高速回路の出力信号を、次のようにプルアップ抵抗は、大きすぎてはなりません（メモリチップAT24C02データシートST）図に示すI2Cバス上の最大プルアップ抵抗を参照。
CBUSバス上常に容量とプルアップ抵抗RLは、元の意志急峻データエッジが緩やかになるように、プルアップ抵抗の大きい大きい一定の充放電、RC充放電回路を形成し、いくつかの浮遊容量であります下に示すように、：
重症の場合、我々はさらに、回路パラメータのパスを最適化する、または通信の量を減らすことができるように、データが正しく識別することができない原因になります。
