I最近、RISC CPUの設計、デザインラッチことを見つけるために、以前は常にラッチは、いくつかの欠点を有するがことがわかった、私はいくつかの疑問を持っているので、いくつかの情報をチェックし、ラッチを使用しないように最善言ったが、それが存在するので、それは確かだろう覚えています利点がありますが、それはそう時々CPUの設計に使用される、より速く、より小さなフットプリントを持っていたが、一般的には、設計、ラッチと呼ば以来、ない擁護者を行い、それとその関連について話すことはできません他のいくつかの概念：フリップフロップ、レジスタ。
ラッチ（ラッチ）：私はほとんどが、それはレベルトリガであるということです聞いた、ハァッ、ハァッ。レベルトリガ記憶部、データ記憶動作は、入力クロックに依存する（又はイネーブル）ラッチがイネーブルされる信号レベル値であり、ラッチ、出力は、入力データに応じて変化します。手短に言えば、それは二つの入力、すなわち、アクティブ信号EN、出力Qを有するデータ入力信号DATA_INを有し、ENがDATA_INの値Q、すなわちロックに渡されたときに（その機能が有効ですストアドプロシージャ）。
用途：遅延クロック信号の後に有効なデータが有効です。これは、最初のクロック信号、データ信号へ。特定の演算回路に用いることができるラッチをデータレジスタとして。
短所：タイミング解析がより困難。ラッチいない二つの理由ですか：1、グリッチのラッチを起こしやすい、2、設計、ASIC内のラッチをFFよりも単純であることを指摘しておかなければ、しかし、FPGAリソースで、デバイスのほとんどは、この事ラッチを持っていません、そのように資源の無駄こと、FFへの論理ゲート及びラッチの組成物を使用する必要があります。
長所：小さな領域。ラッチ速いFFよりも、その適切なラッチアドレスを使用しますが、そのすべてのソースの質量はラッチ、ラッチは正確に、そのアプリケーションのため、CPUの設計で一般的なCPUの速度となるよう保証しなければなりませんはるかに高速に外側部材IOよりもロジック。ラッチ未満所望の機能のドアとの完全なフリップフロップASICで非常に多くて、
トリガー（フリップフロップ）：ああ、もちろん、最も基本的には、エッジトリガ、私は通常、ほとんどを使用することです。ICの新を覚えて、ハァッ、最終的には生と死のFFは何かであることを理解していません
用途：アクティブクロックが有効なデータを遅らせた後。データ信号が最初に確立されていることを、この手段、クロック信号の確立。レジスタへの立ち上がりタイミングにCP。
ラッチとフリップフロップとの違い：
バリの入力にレベルトリガラッチする出力、フリップフロップエッジ効果を効果的に妨害入力を抑制することができるからです。
レジスタ（レジスタ）：一時的計算に関連するデータ及び演算結果を格納するためのデータを記憶するためのいくつかの小さな記憶領域。実際には、共通のレジスタは、順序論理回路であるが、それだけシーケンシャル論理回路は、メモリ回路を含みます。メモリ回路は、レジスタのラッチまたはフリップフロップ、ラッチ、またはNラッチまたはフリップフロップは、Nビット・レジスタを構成することができるように、2進数を格納することができるようにフリップフロップで構成されています。
そのようなレジスタであるR0〜R15、CPSR、0〜0〜31内部SPSRとMIPSコア、内側ARMコアのような何かプロセッサのレジスタ、など。レジスタは、また、（ファイル設計は技術的な問題プロセッサ設計内部の非常にコアの一つであるレジスタ）ラッチによって設計されたトリガによって設計することができるされてもよいです。
バッファ：プロセスが小さくなる間バッファ、同期データの初期速度を促進する別のデバイスまたはデバイスの優先順位との間のゾーン転送は、バッファを介して、互いを待って、デバイスがより遅いように、作製することができますデータを読み込み、演算処理装置の高速ブレークは発生しません。
https://www.cnblogs.com/zeushuang/archive/2012/08/09/2630385.html
