最近の学習の制御問題である可能性があり、不備、p2はP2、P3、P4、P5毎週連続時間カウントセットあまり多くを過ごすために、ハングアップ、あまり学ぶために多くのものがある、パイプラインは本当にいません彼女は書き始めた、と大きなスライスの背後にあるよりも他の人は、自然に捨てられたエッセイは、私は、限り学校が死ぬことを決定されるように、できるだけ早くとして地位を調整殺すために学ぶ、できるだけ早くキャッチアヒルする必要があります！！
P4今やってオフLinkao P4が総括するようになっているので、正しい私を喜ばない場合、方法は、Verilogのの思い出が大会、P4のCPU設計技術、実装の詳細とその予備的な概要を命名するものを復元します。
CPUプロセスの単一サイクルのA、Verilogデザイン
P3および理論的な部分以来、私たちは、シングルサイクルCPUの理論的な知識を習得するだけでなく、比喩的な実現のCPUをよく理解しているしています。私たちは何をする必要があり、再び「翻訳」することです。
私のCPUは、最初の主要な設計ドキュメント、およびVerilog記述CPUです。
1.描画ポート定義テーブルの種々の構成要素および機能を、基材の様々なポートの定義は、成分を記載しました。ここでは、それだけで各構成要素の機能を結合する、高度に凝集仕切り部材が明確に記述することができ従っています、メンバ関数の実装の詳細を考慮していません。
ジャンプ命令のアドレスがここに置かれて、私は主に「コンピュータの構成をして達成するために、」続く高Xiaopeng教師をメンバー、個別に設計されたNPC組み合わせ論理コンポーネントを分割について、BEQ、JALを目指します、私は単一の設計で考えますこれは、エラーが発生したときにサイクルCPUにくく、明らかになるであろう。
さまざまなコンポーネントの命名について、私は後に言及します。
次のようにおそらくヘッダ設計：
2. 各命令のデータパスの設計、補正機能拡張ポートと、第一工程における各モジュールつつ。
実際には、ここでは列のテーブルの様々な構成要素にportコマンドを構築することは理論的に可能であるラインですが、彼は、個々のコンポーネントに分割して、私は当初、言葉で描かれました。
リストヘッダ信号ポート（入力端子）とIは統合データテーブルを呼び出す単一の部材（他方の部材の出力端子）、各命令の駆動源：
図に示すように、良好なヘッダを設計、実行する必要性が必要な場合だけ機能拡張ポート部材は、時間修正さに延びている変更する、このプロセスでは、データパスに応じて各命令の空白を埋めています。
充填プロセスを使用すると、CPUのVerilog記述を設計することができますダイアグラムを輝かないようにすることを、logisimに接続することと等価です。
注：ポート名は、背後のVerilog記述しやすい書き込みに名前の形式、に厳密に従っ前に必要な。
3. 最初にコントローラを内蔵し包括的なデータ・パス
上記表に示すように、統合されたプロセスは、データ経路マルチプレクサとプロセスコントローラの説明を追加することです。
第四に、港の建設とコントローラメニュー
直接ヘッダ懸念地図上：
また、図に定義されたポートから得られます。
4. 上記ポートと様々なコンポーネント及びマルチプレクサのVerilogの記述を使用して、機能定義テーブルで（を含むコントローラー）
注：実験は、すべてのタイミングメンバーリセットする必要があります（一斉リセットGRF DM PCを含むが、IMは含まれていません）。
理解：大型有限状態マシンとしてCPUを、すべてクリアに代わって保存された状態をリセットします。
記述データパス
データパスのデザインを使用した包括的なテーブルは、ポート間の接続を知ることができるようになります。
モジュールインスタンスの必要性に起因したVerilogで記述するとき、異なるメンバーがポートに直接接続することはできません言及を命名した後、ワイヤー型媒体として使用されなければなりません。
6.テストプログラム
第二に、この方法は、コントローラの説明しました
私は、割り当ての割り当て、またはロジックを使用しています
ミスを回避する、logisimを説明し、それによって直接ゲートレベル記述を交換論理三演算子を利用することができる;または論理ORゲートです。
例えばアサインSUBU =（オペアンプ== 6'b000000 &&のFunc == 6'b100011）1：0 ;?
私は簡単に感じていなかった場合、elseとケースステートメントとして、私はマクロ定義を考えることはできません、コメント欄には、私の質問を改善ORZ補正してもよいです。
私のP4 Verilogの命名規則（試行概要試用版）は、高い確率P5を変更します
1.各メンバーポート定義メニュー
IOとそうは単なる無意味な単調設定に終止符を打ちます。
フォームを完了するときは、部品名+名+ポートをPC.DOすることができます
DO DI WD RD Addrが明確に限り、表に書かれた場合に十分な注意として?????
2.書き込みデータパス、および同じ名前ワイヤ各部材の出力ポートは、そうCPUの接続の正当性を確保する場合
PC.DO - > PCDOを除去しました。
マークに必要な特殊な状況下では
順次インスタンス化という名前の3マルチプレクサMux1をMUX2 MUX3にM1 M2 M3
ああ強調されていないようです。。。。ああ、最初ので、それをすること
アヒルを是非！