ARMのインタビューの最初の数日間で、バスアーキテクチャについて尋ねられ、主なものは、そのセットAMBAです。AMBAのクラスは少し、非常に表面的なことを学んだ前に。インターネットは面接のためにビットを検索し、また少し、あまり連絡先を追加する契約の一部を見て、理解が深くない、物事が尋ね前に遭遇しませんでした、困惑しました。私はHREADYリセットが高いか低いの後、それぞれの状況で、二つの信号は何私の奴隷HREADYを尋ねました。
2 HREADYスレーブ入力信号と出力HREADY HREADYがあります。
出力HREADY
HREADY出力がよりよく理解されることが高ければ、それは、スレーブが現在データを受け入れるか、または送信する準備ができているかどうかを示す（AHBプロトコルは準備を指示するために高推奨）スレーブが低い表現の準備ができて、準備ができていない表します。
HREADYを入力します。
スレーブは、次のデータ書き込み動作として、データ伝送のための準備ができていない場合。
データフェーズでは、低サンプリングスレーブHREADYマスタは、現在のデータ・フェーズは、次のサイクルまで遅延される必要があります。
しかし、転送はバスを利用スレーブ2スレーブ1を完了した後に、送信される2件のスレーブのデータがある場合。最終的なデータの準備ができていない書き込み、HREADY出力が低いときは、マスタは、次のサイクル（スレーブ1秒のデータサイクル）になりますスレーブ1はちょうどSLAVE1サンプリングのために、バス上の過去のデータを書き続けていませんでした。しかし、次のサイクル（スレーブ1第二のデータ周期）でそれをスレーブ2で送信されることになっていた、とHREADYのスレーブ2がハイであると仮定すると、この場合は、それらのデータ送信とスレーブ2れると考えられます。
しかし、マスターは再び次のサイクルでのバススレーブ2祭壇スレーブ2サンプリングのデータを渡しますが、スレーブ2読み、アドレスを書いて、最後の1が同じだったこの時間は、プロトコルエラーの問題が発生します。
だから、スレーブ2前回スレーブ1 HREADYサンプリングデータ送信が高くなります知っている必要があります。一般的なアプローチは、スレーブのすべてが入力として全てHREADYスレーブの出力後、HREADY及び（AND）演算を行い、出力です。
この場合、そのデータサイクルでスレーブ2は、つまり、サイクル上のデータのデータサイクルスレーブ1送信成功を知っています。
この場合、デッドロックを防ぐために、パワーオンリセット、HREADY高スレーブ出力後に知ることができます。
参考：
https://blog.csdn.net/fanyongwinner/article/details/51890908