現象
自分自身のテストコードDDR3圧力を書くために配線する場合、次のエラーを報告しました。
[制約18から586] IO制約はセル用TRUEの設定でDQS_BIAS。
[DRC MDRV-1]複数のドライバネット:ネット<const0>は、複数のドライブを有する:GND / G
解決プロセス
(1)図は、既に接続ピンDDR3 FPGAチップと排他推測の正確さを事前に確認しました。
DDR3電圧の問題ではなく、MIGコアが低電圧1.35Vに設けられている(2)、サンプルデザインを直接コンパイル配線来る、問題はありません。
(3)同じパラメータの上位層を確認し、矛盾を発見した場合。一緒に前のパラメータとは、DDRシングルチップ、およびこのテストプロジェクト二DDR3チップ、データビット離れて、他の足のためのものです。
次のようにエラーパラメータは次のとおりです。
次のように正しいパラメータは次のとおりです。
このバグは、良く見つけられないで、完全に手残基は、パラメータの原因を変更することを忘れている、そしてそれは酔っています。
上記。