Zynqエッセイ--AXI4バス

1. AXI4チャネルは、
アドレスチャネル(アドレスチャネル、ARを読む)を読み出す
アドレス書き込みチャネル(アドレスチャネル、AW書き込み)
データチャネル(リードデータチャネル、R)を読み取る
データチャネル(ライトデータチャネル、W)を書き込み
応答チャネルを書き込むためには(応答を書きますチャネル、B)
それぞれが一つのチャンネルで構成され、双方向VALIDハンドシェーク信号とREADYメカニズムを使用します。
2.割り当てAXI4
Zynqエッセイ--AXI4バス
3記録波形AXI4
以下に示すようにAXI4は、記録波形バースト。
Zynqエッセイ--AXI4バス
図に示すようにAXI4は、バースト波形を読み出します。
Zynqエッセイ--AXI4バス
AXI4-Liteは4
AXI4-Liteのインタフェースは、サブセットAXI4インターフェイス、小型であり、以下の特性を有します。

  • すべてのトランザクションは、長さが1であるバースト
  • データへのアクセスはすべて同じ幅
  • 唯一の32ビットまたは64ビットアクセスをサポートしています
  • 0に等しいすべてのアクセスAWCACHEとARCACHE
  • これは、相互排除をサポートしていません。

おすすめ

転載: blog.51cto.com/shugenyin/2425300