// 200MHzの差動クロックを生成します。
//書き込み：
モジュールsim_top;
REG CLK;
初期
開始
<= 1'b0このCLKを。
最後
常に＃5 CLK =〜CLK;
システムシステム（
.clk_in1_p（CLK）、
.clk_in1_n（〜CLK）
）;
ENDMODULE
//書き込みII：
モジュールsim_top（
）;
REG clk_in1_p;
ワイヤーclk_in1_n。
clk_in1_n =〜clk_in1_pを割り当てます。
初期clk_in1_p = 0;
常に＃5 clk_in1_p <=〜clk_in1_p。
システムシステム（
.clk_in1_p（clk_in1_p）、
.clk_in1_n（clk_in1_n）
）。
ENDMODULE