迅速K4B2G1646F-BYK0を理解します


      K4B2G1646F-BYK0組織16Mビットのx16 I / O×8バンク機器。一般的な用途のために、同期手段は1866Mb /秒/ピン（DDR3-1866）高速ダブルデータレート伝送速度まで実現することができます。

      チップは、以下の主な特性DDR3 SDRAMを満たすように設計され、例えばCASは、ODTピン型と非同期リセット端子を使用してCWLプログラマブル、内部（自己）キャリブレーションを発表しました。

      すべての制御およびアドレス入力は、外部から供給される差動クロックのペアで同期されます。入力クロスポイント差は、クロック（CKの立ち上がりと立ち下がりCK）ロックさがあります。すべてのI / Oは、ソース同期して双方向ストローブ（DQSおよびDQS）のペアで同期されます。アドレスバスはRAS / CAS多重伝送モード行、列およびバンクアドレス情報に使用されます。1.35V（1.28V〜1.45V）または1.5V（1.425V〜1.575V）電源と1.35V（1.28V〜1.45V）または1.5V（1.425V〜1.575V）VDDQワークを使用してDDR3デバイス。K4B2G1646F-BYK0ボールFBGA（X16）を提供するための装置96。


機能

・JEDEC標準1.35V（1.28V〜1.45V）と1.5V（1.425V〜1.575V）

・VDDQ = 1.35V（1.28V〜1.45V）と1.5V（1425V〜1.575V）

・400MHzのFCK、800MB /秒/ピン、533MHzのFCK、1066Mb /秒/ピン、667MHzのFCK 1333Mb用/秒/ピン、800MHzのFCK 1600Mb /秒/ピン、933M HzfCK、1866lvMb /秒/ピン

・8Banks

プログラマブルCAS後半（CAS）：5,6,7,8,9,10,11,13

・プログラム可能な追加の遅延：0、CL-2、またはクロックCL-1

・プログラマブルCASライトレイテンシ（CWL）= 5（DDR3-800）、6（DDR3-1066）、7（DDR3-1333）、8（DDR3-1600）、図9（DDR3-1866）

* 8プリフェッチ

*バースト長：[即時またはMRSに使用A12] 8,4、TCCD = 4、読み出しまたは書き込みが許可されていないシームレス

双方向差動データ・ストローブ

内部（自己校正）：ZQを介して内部自己較正ピン（RZQ：240ohm±1％）

ODTピンダイターミネーションを使用します

・平均リフレッシュ周期未満7.8us TCASE 85 C、3.9us、85 C-EASE <95 C

工業用温度（-40.95 C）のサポート

-tREFI 7.8uSで-40 CSのTCASEs85C

-tREFI 3.9uS、85°C <TCASE≤95C

・非同期リセット

パッキング：96ボールFBGA-X16

・A1lof鉛フリーRoHS準拠

・すべての製品は、ハロゲンフリーです