Σ-Δ ADC トポロジの基本原理の詳細な説明

Σ-Δ ADC は、今日の信号取得および処理システム設計者のツールボックスに含まれる不可欠かつ基本的なデバイスです。この記事の目的は、Σ-Δ モデル ADC トポロジの背後にある基礎原理の基本的な理解を読者に提供することです。この記事では、高精度データ収集回路の設計者にコンテキストを提供するために、ノイズ、帯域幅、セトリング時間、および ADC サブシステム設計に関連するその他すべての重要なパラメーターの間のトレードオフ分析の例を検討します。

通常、Σ-Δ 変調器とデジタル信号処理モジュール (通常はデジタル フィルター) の 2 つのモジュールで構成されます。Σ-Δ ADC の簡単なブロック図と主な概念を図 1 に示します。

図 1. Σ-Δ ADC の主要な概念

Σ-Δ 変調器はオーバーサンプリング アーキテクチャであるため、ナイキスト サンプリング理論とスキーム、およびオーバーサンプリング ADC 動作から説明を始めます。

図 2 は、ADC のナイキスト動作、オーバーサンプリング方式、Σ-Δ 変調 (オーバーサンプリング) 方式を比較しています。

図 2. ナイキスト比較

図 2a は、ADC が標準ナイキスト モードで動作する場合の量子化ノイズを示しています。この場合、量子化ノイズは ADC の LSB サイズによって決まります。FS は ADC のサンプリング レート、FS/2 はナイキスト周波数です。図 2b は同じコンバータを示していますが、オーバーサンプリング モードで動作し、より高速なレートでサンプリングしています。サンプリングレートは K 倍に増加し、量子化ノイズは K × FS/2 の帯域幅に広がります。ローパス デジタル フィルター (通常はデシメーションを使用) は、青色の領域の外側の量子化ノイズを除去します。

図 2a. ナイキスト方式。サンプリングレートはFS、ナイキスト帯域幅はFS/2です。

図 2b. オーバーサンプリング方式。サンプリングレートはK×FS

図 2c に示すように、Σ-Δ 変調器にはノイズ シェーピングというもう 1 つの機能があります。アナログ - デジタル変換の量子化ノイズは、(通常は) 低周波数から高周波数に変調および整形され、ローパス デジタル フィルターによって変換結果から除去されます。Σ-Δ ADC のノイズ フロアは熱ノイズによって決まり、量子化ノイズによって制限されません。

図 2c. Σ-Δ ADC スキーム。オーバーサンプリングとノイズシェーピング、サンプリングレートは FMOD = K × FODR です。

サンプリング、変調、フィルタリング

Σ-Δ ADC は、内部または外部のサンプリング クロックを使用します。ADC のマスター クロック (MCLK) は、変調器で使用される前に分周されることがよくあります。ADC のデータシートを読むときはこれに注意し、変調器の周波数を理解する必要があります。変調器に渡されるクロックは、サンプリング周波数 FMOD を設定します。変調器はこのレートでデータをデジタル フィルタに出力し、デジタル フィルタは出力データ レート (ODR) でデータを提供します。図 3 にこのプロセスを示します。

図 3. Σ-Δ ADC フロー: 変調器出力からデジタル フィルター出力までのサンプリング

一次Σ-Δ変調器の詳細

シグマデルタ変調器は、閉ループ増幅器と同様の負帰還システムです。ループには、低分解能 ADC と DAC、およびループ フィルターが含まれています。出力とフィードバックは大まかに量子化されており、多くの場合、出力の高レベルまたは低レベルを表すのは 1 ビットだけです。ADC のアナログ システムはこの基本構造を実装しており、量子化器はサンプリングを完了するモジュールです。ループの安定性を保証する条件が存在する場合、出力は入力の大まかな表現になります。デジタル フィルターはこの粗い出力を受け取り、アナログ入力の正確なデジタル変換を再構築します。

図 4 は、正弦波入力に応答した 1 密度出力を示しています。変調器の出力がローからハイに変化する速度は、入力の変化速度によって異なります。正弦波入力が正のフルスケールの場合、変調器の出力スイッチング レートは減少し、出力は主に +1 状態になります。同様に、正弦波入力が負のフルスケールの場合、+1 と –1 の間の遷移が減少し、出力は –1 によって支配されます。正弦波入力が最大変化率にある場合、変調器の出力で +1 と -1 のスイッチングの密度が最も高くなります。出力の変化率は入力の変化率と同期します。したがって、アナログ入力は、Σ-Δ 変調器出力のスルーレートによって表されます。

図4. 入力正弦波のΣ-Δ出力における1コード値の密度。1次Σ-Δ変調器ループの線形モデル(a)

線形モデルを使用してこの 1 ビット変調器 (Mod 1) を記述すると、システムは負帰還を備えた制御システムとして表現できます。量子化ノイズは、量子化器の入力と出力の差です。入力バイアス ノードの後に​​はローパス フィルターが続きます。図 5b では、量子化ノイズは N で表されます。

図 5. Mod 1 Σ-Δ ループの線形モデル (b) (方程式、フィルター、信号およびノイズ伝達関数プロットを含む)

H(f) はループ フィルターの関数であり、ノイズと信号の伝達関数を定義します。H(f) は、低周波数 (ターゲット帯域幅内) で非常に高いゲインを持ち、高周波数信号を減衰できるローパス フィルター関数です。ループ フィルターは、単純な積分器または積分器のカスケードとして実装できます。実際には、デジタル出力信号を取得し、それをアナログ入力偏差ノードにフィードバックされるアナログ信号に変換するために、フィードバック パスに DAC が配置されることがよくあります。

図 5 に示す方程式を解くと、信号伝達関数とノイズ伝達関数が得られます。信号伝達関数は、対象の帯域幅内でゲイン 1 のローパス フィルターとして機能します。ノイズ伝達関数は、ノイズ シェーピングを提供するハイパス フィルター関数であり、DC 付近の低周波数での量子化ノイズを強力に抑制します。ターゲット帯域幅を超える高周波数で見られる量子化ノイズが増加します。1 次変調器 (Mod 1) の場合、ノイズは約 20 dB/decade の割合で増加します。

システムの分解能を向上させるための一般的な方法は、2 つのループ フィルターをカスケード接続してループ フィルターの次数を増やすことです。合計ループ フィルター H(f) のロールオフは大きくなり、Mod 2 ノイズ伝達関数の上昇率は 40 dB/decade になります。ノイズの周波数が低いほど、ノイズシェーピングは強力になります。図 6 は、Mod 1 と Mod 2 の Σ-Δ ADC を比較しています。シグマデルタ変調器には多くのバリエーションとスタイルがあります。高次 1 ビット ループの安定性の問題を回避するアーキテクチャは、多段ノイズシェーピング変調器 (MASH) アーキテクチャと呼ばれます。マルチステージ (MASH タイプ) アーキテクチャにより、低次ループと固有の安定性を組み合わせることで、安定した高次 Σ-Δ 変調器の設計が可能になります。

図6. Mod 1とMod 2のブロック図構成とフィルタおよびノイズ伝達関数の比較。