1. Introducción de ADC e indicadores de desempeño
①Una breve introducción a ADC
ADC es la abreviatura de convertidor analógico a digital y su nombre completo es Convertidor analógico a digital. Su función es convertir señales analógicas continuas en señales digitales discretas para su procesamiento y análisis mediante sistemas digitales. El microcontrolador utiliza un ADC SAR (registro de aproximación sucesiva), un módulo de conversión de analógico a .
La conversión de ADC incluye cuatro pasos: muestreo, retención, cuantificación y codificación .
En la etapa de muestreo, el voltaje de la señal externa debe muestrearse completamente en el capacitor de muestreo del ADC dentro del tiempo de muestreo especificado, es decir, durante el proceso de cierre del interruptor de muestreo SW, la señal de entrada externa pasa a través del externo. resistencia de entrada RAIN y la resistencia de muestreo ADC.RADC carga el condensador de muestreo CADC. Cada proceso de muestreo se puede simplificar a la carga del capacitor de muestreo mediante la señal externa a través de la impedancia de entrada y la resistencia de muestreo (es decir, la respuesta al escalón unitario del estado cero del capacitor de muestreo). como sigue:
Cuando finaliza el tiempo de muestreo, el error de muestreo se expresa como la diferencia entre el voltaje en el capacitor de muestreo y el voltaje en la fuente de señal. En un proceso de muestreo ideal, esta diferencia de voltaje debe mantenerse dentro de 0,5 LSB (LSB es la resolución de voltaje mínima del SAR ADC y 0,5 LSB es el error de cuantificación del SAR ADC).
En la etapa de cuantificación, el interruptor de muestreo SW se enciende y luego es accionado por el reloj ADC. Basado en la tecnología de capacitor conmutado, el voltaje en el capacitor de muestreo ADC se compara con voltajes de referencia de diferentes pesos uno tras otro, y el valor de cada bit de los datos de N bits se determina bit a bit (N es el número de bits de muestreo del ADC) y luego codifica y genera el valor del código digital. Durante el proceso de cuantificación, el voltaje de referencia VREF+ necesita cargar la red de capacitores conmutados. El punto de referencia VREF+ debe permanecer estable durante el proceso de cuantificación.
②Indicadores de desempeño del ADC
Resolución: La resolución indica en cuántos niveles discretos el ADC puede discretizar una señal analógica. Generalmente expresado en bits, como 8 bits, 10 bits, 12 bits, etc. Cuanto mayor sea la resolución, con mayor precisión podrá el ADC cuantificar la señal analógica.
Frecuencia de muestreo: La frecuencia de muestreo se refiere al número de veces que el ADC muestrea señales analógicas por segundo. Cuanto mayor sea la frecuencia de muestreo, con mayor precisión se podrá restaurar la señal analógica original.
Relación señal-ruido (SNR): La relación señal-ruido representa la relación entre el valor efectivo de la señal y el valor efectivo del ruido en el espectro. Luego toma el logaritmo y multiplícalo por 20 para obtener el valor SNR en dB. Es decir, representa la relación señal-ruido entre la señal digital emitida por el ADC y la señal analógica de entrada, es decir, la relación entre la señal efectiva y el ruido. Cuanto mayor sea la relación señal-ruido, mejor será la calidad de la señal digital emitida por el ADC.
SNDR (relación señal-ruido): La relación señal-ruido representa la relación entre el valor efectivo de la potencia de la señal en el espectro y la suma de la potencia del ruido más todos los componentes armónicos. Por lo tanto, por definición, la relación señal-ruido seguramente será menor que la relación señal-ruido.
Número efectivo de bits (ENOB): en muchas aplicaciones, el número efectivo de bits se utiliza para describir el rendimiento del ADC. La ENOB generalmente se calcula utilizando el índice de confianza. El número efectivo de dígitos se refiere al número de dígitos con información válida en la señal digital de salida del ADC. Refleja el nivel de precisión del ADC, que generalmente es menor o igual a la resolución.
Precisión del dispositivo: la precisión del dispositivo se refiere al error entre la señal digital de salida del ADC y la señal analógica de entrada. Puede representarse mediante el error no lineal máximo, el error de ganancia, el error de compensación, etc.
THD (coeficiente armónico total): El coeficiente armónico total expresa la relación entre el valor efectivo de la señal fundamental y la suma de los valores efectivos de todos los armónicos.
Error de compensación: el error de compensación del ADC se define como la diferencia entre el voltaje real correspondiente a la primera conversión de palabra de código (de 0x00 a 0x01) y la posición de voltaje ideal.
Error de ganancia: el error de ganancia del ADC se refiere a la diferencia entre la conversión real y el voltaje del punto de conversión ideal en la última conversión de palabra de código (para un ADC de 12 bits, es decir, de 0xFFE a 0xFFF).
Error diferencial no lineal (DNL): el error diferencial no lineal se define como la diferencia entre el ancho de paso cuantificado real y el valor de voltaje ideal correspondiente a 1LSB. Se refiere al grado en que el ancho de cada palabra de código se desvía del 1LSB ideal. El método de cálculo consiste en restar un valor LSB del ancho de cada palabra de código análoga. Cuando el ancho de la palabra de código es mayor que un ancho de LSB, DNL es un valor positivo; de lo contrario, DNL es un valor negativo.
Error no lineal integral (INL): el error no lineal integral es el desplazamiento entre el punto de entrada real de una palabra de código y la entrada ideal en la línea de función de transferencia. La línea de función de transferencia se puede definir como la línea que conecta la primera conversión real con la última conversión real, es decir, una línea recta entre los puntos de error de compensación y ganancia del ADC.
En los sistemas de cadena de señales de precisión, para ADC, el enfoque principal suele estar en los parámetros característicos estáticos del ADC. Sin embargo, para los ADC SAR con velocidades de muestreo que alcanzan MSPS, a veces se usan para señales de CA con frecuencias de muestreo más rápidas. Por lo tanto, es particularmente importante para la verdadera reproducción de las señales de entrada de CA. En este escenario, prestamos más atención a la señal en la señal Características del dominio de la frecuencia. Algunos parámetros característicos dinámicos también requieren atención y, por lo general, es necesario analizar las características del dominio de frecuencia con la ayuda de la transformación FFT de la señal muestreada.
Estos indicadores de rendimiento pueden ser diferentes para los ADC en diferentes escenarios de aplicación. Elegir un ADC apropiado requiere compensaciones basadas en requisitos de aplicación específicos.
La precisión del ADC no solo se ve afectada por su propio diseño y factores de proceso, sino también por una variedad de factores externos. Si desea lograr la precisión nominal en aplicaciones prácticas, debe prestar suficiente atención al diseño del software. Configuración de circuitos finales y periféricos.
2. Métodos ADC y diseño de circuitos para mejorar la precisión del muestreo.
①Fuente de alimentación MCU
En algunos microcontroladores, el pin VREF+ sale por separado, y algunos pines VREF+ no salen por separado, sino que están conectados a VDDA dentro del chip. Hay una fuente de referencia interna precisa (voltaje típico de 2,5 V) internamente, que se puede utilizar como voltaje de referencia cuando el ADC está funcionando. El voltaje de referencia interno se puede conectar al pin VREF, pero debe tenerse en cuenta que el voltaje de referencia interno la fuente está cargada. La capacidad no es fuerte, así que elija el tamaño de la carga con cuidado.
Dado que VREF+ necesita cargar la red de condensadores de conversión durante el proceso de codificación de cuantificación, también habrá una acción de extraer carga de la fuente de referencia durante el proceso de cuantificación. Por lo tanto, si no hay otras medidas de desacoplamiento, se obtendrá una referencia VREF+ robusta y limpia . Afecta significativamente la precisión de la cuantificación del ADC . Recomendamos que estas dos fuentes de alimentación sean alimentadas por LDO con cifras de ondulación y ruido más pequeñas . Para la fuente de referencia VREF+, recomendamos conectar un condensador de desacoplamiento de nivel uF y de nivel nF en paralelo cerca del pin. Por un lado, puede filtrar el ruido externo de la fuente de alimentación de baja y alta frecuencia. Por otro lado, Por otro lado, también puede permitir que el ADC realice el proceso de codificación de cuantificación. La fuente de referencia es más estable. Durante el proceso de diseño, en el enrutamiento de las líneas eléctricas relevantes, recomendamos ampliar las trazas de potencia para reducir la ESR de las trazas. En la etapa de cuantificación, reducimos el impacto de la carga instantánea de la red de capacitores de conversión en la fuente de referencia de entrada. .
En la misma situación, en algunos escenarios, VDD y VREF+ provienen del mismo LDO, y luego se conecta una perla magnética en serie entre LDO y VREF+ para proteger la influencia de la fuente de alimentación externa en VREF+. Cabe señalar aquí que al seleccionar cuentas magnéticas, debe prestar atención a los parámetros RDC (resistencia de corriente continua) de las cuentas magnéticas . Debe dar prioridad a los modelos con RDC pequeño para reducir la caída de voltaje CC causada en las cuentas magnéticas. . La resistencia de CC es pequeña y, por lo general, la impedancia de las perlas magnéticas a altas frecuencias también será pequeña, por lo que este también es un proceso de equilibrio entre la antiinterferencia y la precisión del muestreo. Además, generalmente no se recomienda reemplazar las perlas magnéticas con un inductor aquí . Dado que VREF+ tendrá corrientes de pulso de alta frecuencia durante el proceso de codificación de cuantificación, si el condensador de desacoplamiento cerca del pin VREF+ no está configurado adecuadamente, es más fácil para causar voltaje VREF+. La oscilación afecta la precisión del ADC.
②Configuración de capacitancia de pines
El desacoplamiento de hardware del sistema es particularmente importante para mejorar la precisión del muestreo. En el lado de la MCU, para el pin de alimentación analógico, se recomienda colocar cerca un condensador cerámico de 1 uF y 10 nF (ESR bajo) . Para los otros pines VDD de alimentación digital, coloque un condensador cerámico de 100 nF cerca . Para el pin de tierra de la MCU, se recomienda conectar la tierra analógica y la tierra digital con una resistencia de 0 ohmios o perlas magnéticas para proteger la interferencia de la tierra digital a la tierra analógica.
③Influencia del ajuste de voltaje de referencia del ADC
El rango de amplitud de la señal de entrada del ADC es VSSA a VREF+ . Para algunas MCU de paquete pequeño, VREF+ y VDDA están conectados entre sí dentro del chip. La configuración del voltaje VREF+ debe referirse estrictamente al rango especificado en el manual de la hoja de datos. La amplitud de la señal de muestreo no debe exceder la amplitud de VREF+ . Para MCU sin pines VREF+, la amplitud de la señal de muestreo no debe exceder la amplitud de VDDA De lo contrario, puede provocar una fuga en la fuente de alimentación analógica y afectar gravemente el rendimiento del ADC. Además, podemos pensar en cómo establecer un VREF + razonable de acuerdo con el rango de amplitud de la señal de entrada del ADC, o establecer un rango de entrada de señal ADC razonable de acuerdo con el VREF + configurado.
④El impacto de introducir voltaje fuera de rango al puerto de E/S
Si hay un voltaje negativo menor que GND en cualquier pin analógico (o pin de entrada digital adyacente) (un voltaje negativo no mayor a -200 mV puede considerarse seguro), se introducirá una corriente negativa desde el puerto IO. Esta situación afectará significativamente los resultados de muestreo del ADC. Para obtener resultados de muestreo más precisos, es necesario asegurarse de que no haya voltaje negativo en el puerto IO relevante durante el funcionamiento del ADC .
El puerto IO de muestreo del ADC no debe introducir un voltaje superior a VDDA durante el tiempo sin muestreo , ya que esto puede causar fugas al núcleo del ADC y deteriorar la precisión del muestreo.
⑤Influencia de la resistencia de entrada de la fuente de señal
El muestreo SAR ADC tiene requisitos claros para la resistencia de entrada de la señal . Para un ADC específico, su resistencia de muestreo RADC y su capacitancia de muestreo CADC no se pueden cambiar. Cuando se configuran el reloj de muestreo, el período de muestreo y otros parámetros configurables del ADC, la entrada externa La impedancia de la señal tiene un valor máximo requerido, como sigue:
La resistencia de entrada máxima correspondiente a diferentes períodos de muestreo configurados se proporcionará en la hoja de datos del modelo de MCU correspondiente. Los usuarios también pueden calcularla por sí mismos según la fórmula y las condiciones reales.
Las ideas adoptadas son las siguientes:
Se recomienda agregar un circuito seguidor de amplificador operacional para lograr la adaptación de impedancia;
Si no hay ningún requisito para la frecuencia de muestreo, podemos reducir el reloj de muestreo del ADC y aumentar el tiempo de muestreo disfrazado para cargar el condensador de muestreo al potencial correcto ;
Para el SAR ADC, el voltaje en el capacitor de muestreo debe cargarse y descargarse completamente durante el tiempo de muestreo . La diferencia entre el valor del voltaje cargado y el voltaje de entrada externo no debe exceder 0,5 LSB. De lo contrario, no importa cuán excelente sea el rendimiento del El ADC posterior no puede reflejar verdaderamente la amplitud de la señal. Para una impedancia de entrada extremadamente grande, agregamos un capacitor para limitar la amplitud de la caída o el aumento de voltaje durante un solo muestreo. Sin embargo, en este caso, es necesario agregar un retraso de tiempo suficiente entre cada dos muestras para el muestreo interno. El capacitor es cargado para garantizar que cuando el interruptor de muestreo esté cerrado, la diferencia de voltaje entre el voltaje en el capacitor de muestreo y la señal externa esté dentro del rango de error de cuantificación.
En particular, cuando el ADC está trabajando en muestreo continuo o muestreo de escaneo, si la impedancia de entrada es demasiado grande y no se corrige a tiempo, el resultado del muestreo del canal con impedancia de entrada excesiva se verá afectado por la señal del canal de muestreo anterior. Al aumentar el tiempo de muestreo para satisfacer los efectos de la impedancia de entrada se mejorará significativamente este fenómeno.
⑥Influencia de la diafonía de pines de E/S
Debido al acoplamiento capacitivo entre pines e incluso líneas de unión dentro del chip, la diafonía entre E/S tendrá un impacto significativo en la precisión de muestreo del ADC, especialmente cuando los canales de muestreo analógicos actuales del ADC son adyacentes a circuitos con I digital continua. /Os. Acción de giro plano (caso típico como salida PWM).
El canal de muestreo del ADC está cerca de la forma de onda de la señal durante la salida PWM. En el momento en que el nivel de PWM cambia, la señal fluctuará en el canal de muestreo adyacente. Si el ADC completa un muestreo en este momento, puede causar muestreo. El resultado es un gran error.
Hay varios métodos prácticos que se pueden probar para reducir el impacto de la diafonía entre IO en el muestreo de ADC. Primero, en términos de planificación de pines, es necesario planificar con anticipación el movimiento físico de las E/S digitales que deben invertirse continuamente. lejos de los canales de muestreo del ADC; si las E/S digitales que se cambian con frecuencia no pueden estar lejos del puerto de muestreo analógico debido a limitaciones de recursos, podemos tomar algunas medidas en el diseño posterior para reducir el impacto. Por ejemplo, podemos agregar un cierta área entre la E/S digital y el canal analógico. GND para aislar . Por supuesto, dado que el protector de tierra no puede cubrir el interior del chip, seguirá existiendo diafonía entre las líneas de unión. Además, ralentizar el borde de la señal digital también debilitará el impacto de la diafonía. Por ejemplo, agregar un condensador con la capacitancia adecuada a la señal digital y reducir la velocidad de conducción del puerto IO digital de la MCU también puede reducir significativamente la velocidad. borde de la señal digital. A nivel de software también tenemos algunos intentos, como realizar una conversión ADC cuando el puerto de E/S digital no esté volteando, claro, siempre que la aplicación lo permita.
⑦El software mejora la precisión del muestreo de ADC
Si la MCU tiene una función de sobremuestreo de hardware en chip para el ADC , la unidad de sobremuestreo de hardware realiza el preprocesamiento de datos para reducir la carga en la CPU. Puede manejar múltiples conversiones y promediar los resultados de múltiples conversiones para mejorar la precisión de los resultados del muestreo del ADC. Es a expensas de una menor tasa de salida de datos a cambio de una mayor resolución de datos.
Para las MCU que no tienen unidades de sobremuestreo de hardware en chip, algunos algoritmos de filtrado comúnmente utilizados también se pueden usar en algoritmos de software para reducir la fluctuación de los valores de muestreo de la señal de entrada . Por ejemplo, el algoritmo de promediado más común requiere potencia de cálculo de la CPU y una cierta cantidad de espacio de RAM durante el proceso de filtrado. Este algoritmo de promedio es adecuado para situaciones en las que la señal de entrada cambia lentamente y ocasionalmente tiene interferencias de tipo pulso. Si la frecuencia de cambio de señal ya es mayor que la frecuencia de ejecución de este algoritmo de filtrado promedio, los detalles del cambio de señal se perderán y el resultado de muestreo promediado no podrá reproducir toda la información de la señal.
Bienvenido a seguir la cuenta oficial: Aprendizaje y práctica integrados
fuente:
https://www.gd32mcu.com/cn/download?kw=AN059&lan=cn
<AN059 提高ADC采样精度的方法>