記事ディレクトリ

序文
1. システム設計
2. ハードウェア設計
3. ソフトウェア設計
4. ダウンロードの検証
V. まとめ
6. 参考文献

序文

環境:
1. Quartus18.0
2. vscode
3. ボードモデル: Atomic Brother Pioneer 2 (EP4CE10F17C8)
要件:
Nios 経由で Hello world! を出力します。

1. システム設計

1. システムモジュールのブロック図

ここに画像の説明を挿入

Nios II プロセッサーは、Avalon バスを介して ROM および RAM に接続されており、Avalon バスは命令とデータの送信に使用されます。さらに、Qsys システムは、ユーザーがプログラムをダウンロードしてデバッグするための JTAG インターフェイスも提供します。

2. システムに関与するモジュール

1.時計

clk IP コアの正式名は Clock Source で、ここでシステム全体の動作クロック周波数を設定します。

2、nios2_qsys

これは以前 Qsys を紹介したときにも学んだことですが、これは Qsys 全体のコントロールセンターであり、割り込みの割り当て、アドレスの管理、メモリのスケジューリングなどの主な制御の役割を果たしており、脳の下部に相当します。アヴァロンを通じて外界と通信する。

3. オンチップストレージ (onchip_rom、onchip_ram)

ここでは 2 つのオンチップメモリ、ROM と RAM を作成しました。これら 2 つのオンチップメモリは、FPGA のオンチップストレージリソースを使用して実装されており、命令とデータを保存するだけでなく、プログラムの実行領域としても機能します。なお、ROMの実装はFPGA内に専用のROMリソースを持たず、RAMに初期値を代入し、その値を常に保持して読み出し専用にすることでオンチップROM（読み出し専用）を実現します。記憶のみ）。

4. シリアル通信(jtag_uart)

JTAG UART IP コアは、JTAG インターフェイスを使用して、ホストコンピューターと Qsys システム間のシリアル通信を実装します。JTAG UART IP コアは、ユーザーにAvalon-MM インターフェイスマッピングを提供し、複雑な JTAG インターフェイスプロトコルを保護します。

5、システムID（sysid_qsys）

System ID IP コアは、各 Nios II システムの一意の識別子 (ID) を生成し、それを System ID コアのレジスターに書き込む Avalon インターフェイスを備えた読み取り専用デバイスです。コンパイラとユーザーは、この IP コアを使用して、コンパイルされた実行可能プログラムが FPGA に構成されたハードウェア環境と一致するかどうかを検証できます。実行可能プログラムの ID が FPGA のシステム ID コアに保存されている ID と一致しない場合、プログラムは実行時に失敗する可能性があります。

2. ハードウェア設計

Qsys システム設計を開始する前に、チップモデルに従って Quartus プロジェクトを作成する必要があります。これについてはすでにここで紹介されているため、ここでは繰り返しません。違いは、追加の qsys フォルダーを作成し、その下に新しいハードウェアフォルダーとソフトウェアフォルダーを作成して、qsys デザインのハードウェア部分とソフトウェア部分をそれぞれ保存する必要があることです。次に、Quartus II プロジェクトの IP コアを保存するために、prj フォルダーの下に新しい ipcore フォルダーを作成する必要があります。

1. Qsysの作成

「tools」→「platfrom Desiger」をクリックして、設計インターフェースに入ります。
クロック周波数を 100M に変更します。

100MHZ に変更し、「完了」をクリックして完了します。そうしないと、変更は失敗します。

Nios II IP コアを追加します。
Nios II IP コアをダブルクリックして、設定インターフェイスに入ります。

ここでは、「Nios II/f」カーネルのデフォルト選択を保持し、後でエラーを解決します。完了をクリックします。

正常に追加されました:
オンチップストレージ ROM IP コアを追加します。
また、ダブルクリックして構成インターフェイスに入ります。

これを ROM (読み取り専用) として設定し、サイズを 10240 (10KB) に設定する必要があります。残りはデフォルトです。

同様に、RAM を構成します。

[タイプ] オプションを [RAM (書き込み可能)] に設定し、[合計メモリサイズ] を [20480] (20KB) に変更します。他のオプションはデフォルト設定を維持し、最後に「完了」をクリックします。

JTAG UART IP コアを追加します。
ここではデフォルトのままにしておきます。
システム ID IP コアを追加します。
ここではデフォルトのままにして、「完了」をクリックします。

2. IP コアと接続の名前を変更します

理解を容易にし、後のソフトウェアプログラムで使用できるように、シンプルでわかりやすい名前に変更するよう努めています。

右クリックし、「名前の変更」をクリックして名前を変更します。
変更された名前:
接続: IP コアを接続します:

接続する場合は、「接続」列の対応するノードをマウスでクリックすると、接続後、各ノードの白丸が実線になり、対応する接続線がライトグレーから黒に変わります。

リセット信号とクロック信号を各 IP コアに接続します。
データマスターポート「data_master」と命令マスターポート「instruction_master」の間の接続:
知らせ：

これら 2 つのポートの配線は次の規則に従います。データマスターポートはすべてのペリフェラル IP コアに接続され、命令マスターポートはメモリ IP コアにのみ接続されます。

「jtag_debug_module_reset」信号を接続します。
知らせ：

ワイヤを接続した後、jtag_uart IP コアの割り込み信号を「IRQ」列の Nios II プロセッサに接続する必要があります。接続が中断されると、Qsys は自動的にその中断に優先順位を割り当てます。

Nios II IP コアをダブルクリックして、リセットアドレスと例外アドレスを設定します。

このとき、finishはエラーを報告しますので、まず以下の自動割り当てを設定しましょう

ベースアドレスの割り当てを設定します。

設定が完了すると、以前の人気が消え、終了して生成して Qsys システムを生成できます。
ビルドプロセス:

3. Qsysシステムの統合

Qsys によって生成された .qip ファイルをプロジェクトに追加します。
PLL フェーズロックループの構成:
ここで、Qsys システムを設計したときの構成は 100Mhz でしたので、ここでは 2 倍の周波数を達成するために PLL IP コアを作成する必要があります。ここで繰り返さないでください。
IP コアの概要と PLL_IP コアの呼び出し

4. トップレベルのファイルのインスタンス化:

Qsys デザインインターフェイスを開き、Qsys フォルダーで qsys ファイルを見つけて開きます。
Qsys システムのインスタンス化コードを自動的に生成します。

しかし、なぜここで生成できないのかわからないので、トップレベルのモジュールを自分でインスタンス化し、インスタンス化後に rtl フォルダーに配置し、トップレベルのファイルとしてプロジェクトに追加します。

module qsys_hello_world(
 input sys_clk, //晶振时钟，50Mhz
 input sys_rst_n //按键复位，低电平有效
 );
 
 //wire define
 wire clk_100m; //Qsys 系统时钟，100Mhz
 
 //例化 pll IP 核
 pll u_pll(
 .inclk0 (sys_clk),
 .c0 (clk_100m)
 );

 //例化 Qsys 系统
 hello u_qsys(
 .clk_clk (clk_100m),
 .reset_reset_n (sys_rst_n)
 );

 endmodule

5. コンパイルとダウンロードの操作:

割り当て→デバイス:
未使用のピンを高インピーダンス入力として設定します。
すべての「値」列を「通常の I/O として使用」に設定します。
以下は、分析と合成を行ってから、完全なコンパイル用にピンを割り当てる手順です。

コンパイルが完了すると、次はソフトウェアの設計フェーズになります。

3. ソフトウェア設計

Toos の下の Nios II SBT for Eclipse をクリックします。
ワークスペースをソフトウェアフォルダーに変更します。
「OK」をクリックして入力し、「ファイル」→「新規」→「テンプレートから Nios II アプリケーションと BSP」を選択して、新しい Nios II プロジェクトを作成します。
Nios II プロジェクトをセットアップします。
デフォルトでは、システムは BSP (ボードサポートパッケージ) の作成を支援し、デフォルトを維持して [完了] をクリックします。
「完了」をクリックすると、左側に 2 つのファイルが追加されたことがわかります。
c/c++ の point c ファイルをクリックし、出力内容を変更して保存します。
hello_world を右クリックし、「プロジェクトのビルド」を選択してコンパイルします。

エラー:
ここに画像の説明を挿入
解決策:
hello_world_bsp を選択して右クリックし、次の操作を実行します。

チェックマークを追加します。

Enable_reduced_device_drivers :
BSP はプロセッサのペリフェラル用に 2 つのバージョンのドライバーライブラリを提供します: 1 つは実行速度が速いがコード量が比較的多いバージョンで、もう 1 つはパッケージが小さいバージョンです。デフォルトではコード量の多いバージョンが使用されますが、ここでは
enable_reduced_device_drivers:オプションを使用してパッケージサイズの小さいバージョンを選択することでコード量を削減しています。enalbe_small_c_library: 完全な ANSI C 標準ライブラリは、通常、組み込みシステムには適していません。BSP は、占有リソースが少ない一連の調整された ANSI C 標準ライブラリを提供します。[enalbe_small_c_library] オプションを使用して、合理化された ANSI C 標準ライブラリを選択できます。

チェックを外します:

Enable_c_plus_plus:ソフトウェアプログラムの作成には C 言語を使用するため、C++ を有効にする必要はありません。
Enable_clean_exit:このオプションが選択されている場合、メイン関数 main() が返されたときに、システムライブラリは exit() を呼び出します。exit() が呼び出されると、最初に I/O バッファがクリーンアップされ、次に _exit() が呼び出されます。このオプションが選択されていない場合、システムライブラリは _exit() のみを呼び出します。これにより、プログラム領域が節約されます。組み込みシステムプログラムの場合、通常は main() から返されないため、このオプションはオフにすることができます。

次に、最初に「生成」をクリックしてから終了します。

プロジェクト全体をコンパイルします。
正常にコンパイルされました:

4. ダウンロードの検証

ここでは 2 つのファイルをダウンロードする必要があります。最初に sof をダウンロードし、次に elf をダウンロードします。ここではelfファイルのダウンロードのみを紹介します。

プロジェクト名を右クリックして、[実行形式] > [Nios II Hardware] を選択します。

1 つのステップが成功すると、コンソールは正常に印刷されます。そうでない場合は、次のポップアップウィンドウが表示されます。

提示我们找不到与Nios II硬件系统的连接：
ここに画像の説明を挿入

この手順が成功すると、コンソールは正常に印刷されます。そうでない場合は、次のポップアップウィンドウが表示されます。