導入
DFT は、ASIC チップ設計プロセスにおいて不可欠なリンクです。その主な目的は、チップ フロントエンド設計の検証が完了した後に、レジスタ チェーンなどのテスト可能なロジックを挿入することであり、IC バックエンド設計のカテゴリとみなすことができます。主に、ASIC チップのテープアウトが完了した後、これらの挿入されたロジックを通じて、テープアウトから得られるチップの製造品質が検出されます。いくつかの固定故障などを検出します。
学習参考書
- デジタル システムのテストとテスト容易性を考慮した設計。【アメリカ】セナラ・ボディン・ナワビ。原文と翻訳。
- 栽培アカデミーの解説動画です。
- EコースネットワークDFTコース。
- 華中科技大学IC設計センターのChen Xinwu氏の講義「集積回路試験法の研究」。
- テスト用の設計: スキャンおよび ATPG トレーニングの学生用ワークブック、著作権 Mentor Graphics。
DFT の簡単な理解
ハードウェアのオーバーヘッドを追加して、補助的なテスト設計を実現します。テスト用にいくつかの効率的なテスト ベクトルを生成する必要があります。DFT には、設計されたロジックを挿入するだけでなく、特定のテスト ベクトルの生成、テスト結果の分析などが含まれます。
ATE は自動試験機であり、テスト ベクトルを通じて DUT を刺激し、DUT のフィードバックが ATE に送信され、受信した応答が期待される応答と一致するかどうかを比較して、DUT のテストを完了します。
DFT戦略
テスト容易性回路例
レジスタは MUX 付きのレジスタチェーンに置き換えられ、SE が 1 のとき、各レジスタが端から端まで接続されてレジスタチェーンを形成し、テストで出力されたデータをシリアルに出力します。
チップ製造の失敗
構造および機能のテスト
収量と品質の関係
設計フロー
DFT はプロセス全体に参加します。
DFT 後期参加:
2 つを比較してください:
試験方法
バウンダリスキャン:
JTAGレジスタ構造
MBIST テスト構造:
スキャンチェーン
通常のDフリップフロップをMUX付きDフリップフロップに置き換えることでスキャンチェーンの回路機能を実現します。
圧迫刺激/圧迫反応
大規模な集積回路では、テストする必要がある機能が多数ありますが、利用可能な IO がほとんどないか、内部スキャン接続が非常に長いため、テスト時間のコストが大きくなります。
共通ツール
タスクの割り当て
