目次
IPコアの存在形態はどのようなものですか? それぞれの長所と短所は何ですか?
Quartus II で IP コアを呼び出すにはどうすればよいですか?
PPL Phase Locked Loop IP コアの設定
序文
IPコアとは何ですか?
回答：IPコアとは、「ASIC」や「FPGA」の分野で使用されるモジュールで、あらかじめ設計された機能を備えた回路です。
たとえば、デジタル回路の「FIFO」、「RAM」、「SDRAM コントローラー」は一般的に使用されており、パラメーターを調整できる複雑な機能モジュールです。
IP コアを使用する理由
回答: 事前に設計された調整可能な機能モジュールにより、開発時間を節約できるためです。
IPコアの存在形態はどのようなものですか? それぞれの長所と短所は何ですか?
答え: ソフトコア --> 対応する言語形式: HDL 言語形式; (物理学は関与しませんが、あまり安全ではありません)
ソリッド コア --> PCIE などのネットリスト形式 (特定の信号を事前に配線できますが、他の回路のレイアウトに影響を与える可能性があります)
ハードコア --> レイアウト形式; (完全なネットリスト配線と強力なセキュリティが、柔軟性が低く、移植には不便です)
IPコアのデメリットは何ですか?
回答: プラットフォーム間で使用するのは困難です。コア コードは表示されません。カスタム IP には追加料金が必要です。
Quartus II での IP コアの呼び出し
(共通) Mega Wizard プラグイン マネージャー、SOPC コンストラクター、DSP コンストラクター、Qsys デザイン システムのインスタンス化。
Quartus II で IP コアを呼び出すにはどうすればよいですか?
ステップ 1: クリックして IP コア コールを開始します
ステップ 2: 新しい IP コアを作成する
ステップ 3: 目的の IP コアと IP コアの対応する設定を選択します (ここでは PLL を例にします)
対応するチップモデル、言語、ストレージアドレス
ステップ 4: IP を正常に有効にし、パラメータを調整する
タブは次のことを示します。
1. 概要: サポートするチップなどの IP コアの基本情報を表示できます。
2. ドキュメント: IP コアのドキュメントは詳細を理解しやすいものです。
3. 3 番目のタブは次の目的で使用されます: パラメータ調整 (サブタブは次のとおりです: 全体/モード、出力/ロック)。
4. 4 番目のタブは次の目的で使用されます。アドレス チップの保存などの属性を再構成します。
5. 5 番目のタブは次の目的で使用されます。 出力クロックを設定します。
6. タブ No. 6 は次の目的で使用されます。 EDA 構成。
7. 7 番目のタブは、全体的な構成に使用されます。
(注: 詳細な説明は、-> ステーション B--[Wildfire] FPGA シリーズ ティーチング ビデオ--43-レクチャー 25--4 分 30 秒にあります)
IPコア: PLL
はじめに
PLL はフェーズ ロック ループとも呼ばれ、最も一般的に使用されるフェーズ ロック ループの 1 つです。FPGA クロック信号に対して任意の周波数の分周、周波数の逓倍、位相調整、およびデューティ サイクル調整を実行できます。
拡張: PLL はデジタル位相ロック ループとして分類できます。デジタル位相ロックループは制御可能で調整可能です。
PLLの基本動作原理
乗数
周波数分割
PPL Phase Locked Loop IP コアの設定
設定インターフェイス: 最初のセクション
一般/モードの主な内容: モード設定 (通常は通常モードが使用されます)
一般的なパターン
ゼロ遅延バッファモード
ソース同期モード (一般的にデータ インターフェイス (特に高速) に使用されます)
補正なしモード
メインコンテンツを入力/ロック:
クロックスイッチオーブンのメインコンテンツ：（通常は変更なし）
