ハードウェア エンジニア シラバスの短縮版
（つづく）
1 概念
1.1 受動部品の基礎知識: 抵抗、インダクタ
1.2 能動素子: ダイオード、三極管、MOS 管
1.2.1 ダイオード
ダイオードは、半導体材料 (シリコン、セレン、ゲルマニウムなど) で作られた電子デバイスです。これは一方向の導電性を持っています。つまり、ダイオードのアノードとカソードに順方向電圧が印加されると、ダイオードは導通します。逆電圧がアノードとカソードに印加されると、ダイオードはオフになります。したがって、ダイオードのオンとオフはスイッチのオンとオフに相当します。
ダイオードは、PN 接合と、対応する電極リードおよびシェルによってパッケージ化されています。外界が順方向電圧バイアスを持つ場合、外部電界と自己構築電界の相互抑制によりキャリアの拡散電流が増加し、順方向電流が発生します。外部に逆電圧バイアスがかかると、外部電界と自己形成電界がさらに強化され、ある逆電圧範囲内で逆バイアス電圧値とは無関係な逆飽和電流が形成されます。印加される逆方向電圧がある程度大きくなると、PN接合の空間電荷層の電界強度が臨界値に達してキャリアの増倍過程が生じ、多数の電子・正孔対が発生し、ダイオードのブレークダウン現象と呼ばれる大きな逆方向ブレークダウン電流が発生します。PN 接合の逆降伏は、ツェナー降伏とアバランシェ降伏に分けられます。
1.2.2 三極
管 三極管、正式名は半導体三極管、バイポーラ トランジスタ、水晶三極管とも呼ばれ、電流を制御する半導体デバイスです。微弱な信号をより大きな振幅値の電気信号に増幅する機能があり、非接触スイッチとしても使用されます。
三極管は半導体の基本部品の一つで、電流を増幅する機能を持ち、電子回路の中核となる部品です。三極管は、互いに非常に近接した 2 つの PN 接合を備えた半導体基板上に作成されます。2 つの PN 接合は、半導体全体を 3 つの部分に分割します。中央部分はベース領域、両側はエミッタ領域とコレクタ領域です。PNP と NPN の 2 つの配置があります。
水晶三極管には電流増幅の機能があり、その本質は小さなベース電流の変化で大きなコレクタ電流の変化を制御できることです。これは三極管の最も基本的かつ重要な特性です。ΔIc/ΔIb の比を水晶三極管の電流倍率と呼び、記号「β」で表します。電流増幅率は、ある三極管では固定値ですが、三極管動作時のベース電流の変化によりある程度変化します。
1.2.3 Mos チューブ絶縁ゲート電界効果トランジスタでは、金属アルミニウムゲートと半導体の間の絶縁層として二酸化シリコンが一般に使用され、MOSFET または MOS チューブと呼ばれる金属酸化物半導体電界効果トランジスタになります。NチャネルとPチャネルの2種類があり、それぞれエンハンスメント型とディプレッション型の2種類があります。
MOS 電界効果トランジスタは入力インピーダンスが非常に高いため、回路内での直接結合に便利であり、大規模集積回路の作成が容易です。
1.3 クロック：コンセプト、ドライブ、ディストリビューション（追加予定）
1.3.1 概念:
1.3.2 ドライバー:
1.3.3 配布:
※ 2 信号
2.1 ボーレートとビットレートの定義（記号は何？バイトとの関係は？）
ボーレート: 電子通信の分野では、ボーは変調レートであり、有効なデータ信号が搬送波を変調する速度、つまり、単位時間当たりの搬送波変調状態の変化の数を指します。ボーレートは、1 秒間に送信されるシンボルの数を示します。シンボルの送信速度の尺度です。単位時間あたりにキャリアの変調状態が変化する回数で表されます。1 ボーは、1 秒間に 1 シンボルの送信を意味します。
ビット レート: ビット レートは、1 秒あたりに送信されるビット数 (ビット) を指します。単位はbps（ビット・パー・セカンド）で、b/sとも表現され、ビットレートが高いほど単位時間あたりに送信できるデータ量（ビット数）が多くなります。コンピュータ内の情報は2進数の0と1で表され、それぞれの0または1をビットと呼び、小文字のb、つまりbit(ビット)で表します。大文字の B はバイトまたはバイトを意味し、1 バイト = 8 ビット、つまり 1B = 8b です。ファイルのサイズ単位を示します。通常、ファイルのサイズを表すにはキロバイト (KB) が使用されます。
違い: ボーレートはビットレートと混同されることがありますが、ビットレートは実際には情報が送信される速度 (送信レート) の尺度です。ビット レートは、チャネルを介して 1 秒あたりに送信される情報量 (ビット送信レートとも呼ばれます)、つまり 1 秒あたりに送信される 2 進数の数を指します。b/s、bit/s、bit/sec を使用して実効データ送信レートを表すのに使用されます。ビット/秒と読みます。一般的に使用される単位は、ビット/秒 (bps)、キロビット/秒 (Kbps)、またはメガビット/秒 (Mbps) です (K と M は 1000 と 10000)。それぞれ 00 ですが、コンピュータのメモリ容量 1024 と 1048576 の場合は異なります）。1 ボーは、1 秒あたり 1 シンボル シンボルの送信を指します (さまざまな変調方法を通じて、シンボル シンボルに複数ビットの情報をロードできます)。1 秒あたり 1 ビットは、1 秒あたり 1 ビット (ビット) の送信を指します。したがって、情報の伝送速度、つまりビット レートは、ボー レートと次のような値の関係になります。
ビット レートとボー レートはどちらも、モデムが送信できる速度の測定単位です。データ伝送ではデータ情報を「0」と「1」の2進数で表現し、それぞれの2進数を1ビットと呼びます。1 秒あたりにチャネルを通じて送信されるビット数はビット レートと呼ばれ、ビット/秒で表され、通常はビット/秒と省略されます。チャネルを通じて 1 秒あたりに送信されるシンボルの数はボー レートと呼ばれ、変調レートとも呼ばれます。ビットレートとボーレートは、2 つの値で変調する場合にのみ同一になります。たとえば、4 相変調では、データ信号の 2 ビットごとに 1 つのシンボルが構成され、4 つの値 (00、01、10、11) があり、それぞれ 4 つのキャリア信号の位相変化を表すため、このような 1 つのシンボルを送信することは 2 ビットのデータを送信することと同等であり、ボー レートはビット レートの半分に相当します。通常、300、600、1200、9600 という伝送速度はボー レートを指します。これは、1 秒あたりに伝送される 2 進数の桁数が 300、600、1200、9600 であることを意味します。1 バイト = 8 ビット = 8 ビットです。シンボル: デジタル通信では、2 進数を表すために同じ時間間隔のシンボルがよく使用されます。ただし、シンボルは多値デジタル信号を表すこともできます。2 進数では 1 ビット、n 進数では n/2 ビットです。
シンボル: デジタル通信では、2 進数を表すために同じ時間間隔のシンボルがよく使用され、そのような時間間隔内の信号を (2 進) シンボルと呼びます。そして、この間隔をシンボル長と呼びます。コード要素の離散状態が 3 つ以上ある場合 (たとえば、M が 2 より大きい場合)、コード要素は M 進コード要素であることに注意してください。シンボルは、情報を伝える基本的な信号単位です。
バイト: バイトは、コンピュータ情報技術でストレージ容量を測定するために使用される測定単位であり、一部のコンピュータ プログラミング言語ではデータ型と言語文字も表します。Byte は 0 ～ 255 の符号なしタイプであるため、負の数は表現できません。
2.2 信号のサンプリング方法
サンプリングの定義: サンプリングとは、アナログ信号の時間軸上の離散化動作であり、通常、サンプリングと量子化は同時に実行されます。
多くの制御システムでは、アナログ信号をデジタル信号に変換し、その後制御則による制約を受けてアナログ信号に変換しますが、このうちアナログ信号からデジタル信号への変換は信号のサンプリング処理です。
2.3 差動信号とシングルエンド信号の違い。高速信号のテスト方法。アイダイアグラムのテスト。
差動信号とシングルエンド信号の違い。
1. 基本的な違い
シングルエンド信号は 1 本の回線で伝送される信号を指しますが、回線上に基準点のない信号が存在する可能性はありますか? 基準点は地面です。つまり、シングルエンド信号は、1 本のワイヤで伝送されるグランドとグランドの間のレベル差です。そして、A点からB点へ信号を伝送する場合、A点とB点のグランド電位はほぼ同じであるという前提があります。差動信号とは、2 本のワイヤによって伝送される信号を指し、伝送とは 2 つの信号間のレベル差です。A点からB点へ信号を伝送する場合、A点とB点のグランド電位は同じでも異なっていても構いませんが、A点とB点のグランド電位差には幅があり、この範囲を超えると問題が発生します。第二に、伝送の違い
シングルエンド信号の利点は、コストを節約できて便利であることです。ほとんどの低周波数レベル信号はシングルエンド信号を使用して送信されます。信号と配線を1本ずつ、最後に両側のアースを1本の配線で接続すれば完了です。アプリケーション分野によって欠点の現れ方は異なりますが、要約すると、最も重要な点は、耐干渉能力が低いことです。
まず最大の問題である接地電位差と接地の整合性についてお話します。誰もがグランドは0Vだと思っていますが、実際のアプリケーションにおけるグランドは不思議で予測不可能なものです。たとえば、点 A と点 B の間に線があり、2 つのシステム間のグランドを接続するために使用されます。この線の電流が大きい場合、2 点間のグランド電位は無視できなくなる可能性があります。このような信号は、A の観点からは 1V に見えるかもしれませんが、B の観点からは 0.8 V にしか見えないことがあります。これは良いことではありません。これは、シングルエンド信号に対するグランド電位差の影響です。次に、一貫性について話しましょう。実際、多くの場合、グランド上の大電流と小電流、およびレイアウト構造の遠近により、グランド上で一定の電圧変動が発生し、これがシングルエンド信号の品質にも影響します。
この点、差動信号には利点があります。2 つの信号はグランドを基準にしているため、グランド電位が変化すると 2 つの信号は同時に浮き上がります (もちろん理想的な条件下では) が、2 つの差動ライン間の電圧差はほとんど変化しません。信号品質はすぐに高くなりますか? 2つ目は伝送過程での干渉で、あるコイルの中を電線が通過し、そのコイルに交流電流が流れると、その電線には誘導起電力が発生します。実際、ほとんどの工業用地が遭遇しました。問題は単純ですが、これを我慢することはできません。シングルエンド信号であれば、発生するだけ発生します。これはノイズであり、どうすることもできません。でも、差動信号なら引くことも考えられますが、なぜか、２本の電線は並列に伝送されており、それぞれの電線に発生する誘導起電力は同じではありません、２本を差し引いたらすぐに消えてしまいます。実際、同じ状況下では、伝送距離が長い場合、差動信号の駆動能力と耐干渉能力が強くなりますが、同様に、伝送する信号が他の機器に干渉する場合、差動信号によって生成される信号はシングルエンド信号の信号より相対的に小さくなり、これを EMI 特性と呼びます。
2.3.2 高速信号のテスト方法:
1. 波形テスト
波形テストは、シグナルインテグリティテストで最も一般的に使用される方法です. 通常はオシロスコープを使用して実行されます. 主に波形の振幅, エッジ, グリッチをテストします. 波形のパラメータをテストすることで, 振幅, エッジ時間などがデバイスのインターフェースレベルの要件を満たしているかどうか, 信号グリッチがあるかどうかを確認できます.
2. アイ ダイアグラム テスト
アイ ダイアグラム テストは、特に USB、イーサネット、SATA、HDMI、光インターフェイスなどの仕様要件のあるインターフェイスで一般的に使用されるテスト方法です。これらの標準インターフェース信号のアイ・ダイアグラム・テストには、汎用オシロスコープ、サンプリング・オシロスコープ、シグナル・アナライザなどのMASK（テンプレート）を備えたオシロスコープが主に使用されます。これらのオシロスコープに内蔵されたクロック抽出機能によりアイ・ダイアグラムを表示できます。MASKのないオシロスコープの場合は、外部クロックをトリガに使用できます。
3. ジッタテスト
TIA (Time Interval Analyzer) や SIA3000 などの専用ジッタテスト装置は非常に高価で、ほとんど使用されないため、ジッタテストがますます注目されています。最もよく使用されるのは、オシロスコープとキーサイトの EZJIT、TEK の DPOJitter ソフトウェアなどのソフトウェア処理です。ソフトウェア処理により、RJとDJ、DJ内の各コンポーネントなどの各コンポーネントが分離されます。このテストでは、2M 以上のメモリ、20GSa/s のサンプリング レートなど、選択したオシロスコープ、長いメモリ、高速サンプリングが必要な条件となります。
4. TDR テスト TDR テストは現在、主に PCB (プリント基板) 信号ラインや、シングルエンド信号ライン、差動信号ライン、コネクタ ケーブルなどのデバイス インピーダンス テストに使用されています。
このテストには実際のアプリケーション条件と組み合わせる必要があり、たとえば実際の信号線の立ち上がりエッジは 300ps 程度なので、TDR 出力パルス信号の立ち上がりエッジを 30ps 程度ではなく 300ps 程度に設定しないと、テスト結果が実際のアプリケーションと大きく異なる可能性があります。
TDR テストの精度に影響を与える理由は数多くありますが、主に反射、キャリブレーション、読み取り選択などがあります。反射は、特に TIP (プローブ) を使用してテストする場合、短い PCB 信号ラインのテスト値に重大な偏差を引き起こします。これは、TIP と信号ラインの間の接触点が大きなインピーダンス不連続を引き起こし、その結果、反射が発生し、3 ～ 4 インチ付近の PCB 信号ラインのインピーダンス曲線が変動するためです。
5. タイミングテスト 現在、デバイスの動作速度はますます高速化しており、タイミング許容誤差はますます小さくなっており、タイミングの問題が製品の不安定性を引き起こすことがよくあるため、タイミングテストが非常に必要です。
タイミングのテストには通常、マルチチャンネル オシロスコープと複数のプローブが必要です。オシロスコープのロジック トリガ機能またはパターンおよびステート トリガ機能は、必要な波形を迅速に捕捉するのに非常に役立ちます。しかし、実際の操作で複数のプローブを使用するのは簡単ではありません。その時点でプローブを使用してオシロスコープを操作する方がはるかに便利です。
ロジック アナライザは、パターンを分析すること、つまり信号線上でどのようなコードが実行されているかを分析することが主な機能であり、コードと接続されてどの命令やデータが分析されるかを分析するため、タイミング テストにはあまり使用されません。
要件が低い場合にはテストに使用できます。オシロスコープと比較するとチャンネル数が多いのが利点ですが、プローブの接続が難しいのが欠点です。設計時に接続問題を考慮していない限り、フライングリードしか選択肢がありません。信号線が基板内層にある場合は、ほとんど困難です。
6. スペクトラム テスト 製品開発の初期段階では、この種のテスト アプリケーションは比較的小規模ですが、EMC テストなどの後のシステム テストでは、多くの製品をテストする必要があります。
このテストを通じて、いくつかの周波数ポイントが標準を超えていることがわかり、EMCSCANER などのニアフィールド スキャナ (主要な機器はスペクトラム アナライザ) を使用して、基板上のスペクトルのどの部分が相対的に高いかを分析し、超過の原因を突き止めることができます。
ただし、これらのデバイスは比較的高価であり、中小企業の数も少ないため、問題は後から発見され、発見が困難な場合も多いため、通常は設計時に慎重にマッチングやシールドを行い、後のテストで規格を超える信号スペクトルが検出されないようにする必要があります。
7. 周波数領域のインピーダンス テスト
現在、E1/T1 などの多くの標準インターフェイスでは、過度のエネルギー反射を避けるために、より適切なマッチングが必要です。また、無線周波数やマイクロ波では、通常、インピーダンスの要件があります。
このような場合、周波数領域でのインピーダンス試験が必要です。インピーダンス テストには通常、ネットワーク アナライザが使用され、シングルエンド ポートは比較的単純ですが、差動入力ポートの場合は、差動およびシングルエンド変換にバランを使用できます。
8. 伝送路損失テスト
伝送路損失テストは、長い PCB トレースやケーブルなど、伝送距離が比較的長い場合、または伝送信号レートが非常に高い場合、周波数領域でのクロストークなどもあり、ネットワーク アナライザを使用してテストできます。
同様に、PCB 差動信号またはツイスト ペアの場合、差動からシングルエンドへの変換にバランを使用したり、テストに 4 ポート ネットワーク解析を使用したりすることもできます。マルチポート ネットワーク アナライザの校正では、電子校正コンポーネントを使用すると、校正の効率が大幅に向上します。
9. ビット エラー テスト ビット
エラー テストは、実際にはシステム テストであり、ビット エラー メーターまたはソフトウェアを使用して実行できます。たとえば、2 台のコンピュータを使用して、2 台のコンピュータ間のネットワークのビット エラーをテストできます。ビット エラー テストはデータのすべてのビットをテストできるという利点がありますが、オシロスコープでは時間の一部のみをサンプリングし、長時間待機するため、多くの詳細が失われます。ビット エラー レートが低い機器のビット エラー テストは非常に時間がかかり、テストによっては丸 1 日または数日かかる場合もあります。
アイ ダイアグラム テスト:
アイ ダイアグラム テストは、特に USB、イーサネット、SATA、HDMI、光インターフェイスなどの仕様要件のあるインターフェイスで一般的に使用されるテスト方法です。これらの標準インターフェース信号のアイ・ダイアグラム・テストには、汎用オシロスコープ、サンプリング・オシロスコープ、シグナル・アナライザなどのMASK（テンプレート）を備えたオシロスコープが主に使用されます。これらのオシロスコープに内蔵されたクロック抽出機能によりアイ・ダイアグラムを表示できます。MASKのないオシロスコープの場合は、外部クロックをトリガに使用できます。
アイ ダイアグラム テスト機能を使用する場合、特にインターフェイス アイ ダイアグラムが仕様に準拠しているかどうかを判断する場合、テスト波形の数に注意する必要があります。数が少なすぎると、波形のジッターが比較的小さくなり、違反が発生する可能性があります。
現在では解析ソフトを使ってアイダイアグラムの違反の詳細を確認する機器もありますが、例えば一部のサンプリング点がMASKに該当するなど、以前はすべてのサンプリング点が累積されているため、どのような状況で該当するのかが不明で、全体的に長い残光表示のように見えます。
新しい機器は、その長期ストレージを利用して波形を収集し、それを処理して表示するため、波形のあらゆる詳細を保存できるため、波形が 000010 であるか 101010 であるかなど、波形の違反をチェックできます。この機能は、ハードウェア エンジニアが問題の根本を見つけるのに役立ちます。
2.4 シリアルおよびパラレル伝送の定義、伝送方法、変換方法、利点と欠点。
定義:
シリアル伝送: シリアル伝送は、データ ラインを使用してデータを 1 つずつ順番に送信するシリアル通信であり、データの各ビットは固定長の時間を占有します。システム間の情報交換には数回線しか必要とせず、特にコンピュータ間、コンピュータと周辺機器間の長距離通信に適しています。
並列送信: 並列送信とは、グループ内の複数の並列チャネルでのデータの同時送信を指し、送信中にデバイス間で複数のデータ ビットを同時に送信することです。
違い: シリアル伝送はパラレル伝送よりも速度が非常に遅いですが、コストが低くなります。パラレル伝送は短距離の伝送に適しており、シリアル伝送は長距離伝送に適しています。パラレル伝送、つまり同期通信はより複雑で、両方のクロックの許容誤差は小さくなります。シリアル伝送、つまり非同期通信は単純で、両方のクロックは一定の誤差を許容できます。パラレル伝送はポイントツーマルチポイントに使用できますが、シリアル伝送はポイントツーポイントにのみ適しています。
シリアル伝送とパラレル伝送のメリットとデメリット：
1. シリアル伝送
メリット： 使用するデータ線が少なくなり、長距離通信の通信コストを節約できます。
短所: 一度に 1 ビットのデータしか送信できないため、送信速度は比較的遅くなります。
2. 並列伝送
メリット：複数ビットのデータをまとめて伝送できるため、伝送速度が非常に速い。
デメリット：メモリのビット数が多いほどデータ線も必要となるため、データ線の数が多くなり、コストが高くなります。
適用シーン
1. シリアル伝送:
特に長距離伝送に適しています. ターミナル、プリンタ、ロジックアナライザ、ディスクなど、コンピュータから遠くないヒューマンマシン交換装置やシリアルストレージ外部装置でも、シリアル方式でデータを交換することも非常に一般的です. リアルタイム制御と管理の観点から、複数のマイコンプロセッサで構成される階層型分散制御システムでは、CPU 間の通信は一般にシリアルです. したがって、シリアルインターフェースはマイコンアプリケーションシステムで一般的に使用されるインターフェースです.
2. パラレル伝送:マイクロコンピュータ システムで広く使用されており、マイクロコンピュータとパラレル インターフェイス プリンタ、ディスク ドライブなどのマイクロコンピュータ システムで、システム ボード上のコンポーネント間およびインターフェイス回路基板上のコンポーネント間で行われる
最も基本的な情報交換方法です。
3 回路の基礎
重ね合わせ定理、テブナン、キルヒホッフ、解析手法（回路回路、動的回路など）
回路の重ね合わせ定理は次のように述べています。線形システムの場合、他のすべての独立電源がそれぞれのインピーダンスに置き換えられた場合、複数の独立電源を備えた双方向線形回路の分岐の応答 (電圧または電流) は、単独で動作する各独立電源の応答の代数和に等しくなります。
それぞれの独立した電源の影響を確認するには、他のすべての電源を「オフ」にする (ゼロにする) 必要があります。つまり、他のすべての独立した電圧源を短絡することで置き換えます (これにより、電位差がなくなります。つまり、V = 0。理想的な電圧源は内部インピーダンスがゼロ (短絡))。他のすべての独立した電流源を開回路に置き換えます (これにより、電流の流れがなくなります。つまり、I = 0。理想的な電流源は無限の内部インピーダンスを持ちます (開回路))。各電源に対して上記の手順を順番に繰り返し、結果の応答を加算して回路の実際の動作を判断します。結果として生じる回路動作は、異なる電圧源と電流源を重ね合わせたものになります。
重ね合わせ定理は回路解析において非常に重要です。これを使用して、任意の回路を Norton 相当または Thevenin 相当に変換できます。
この定理は、独立電源、制御電源、受動部品 (抵抗、インダクタ、コンデンサ) および変圧器で構成される線形ネットワーク (時変または静的) に当てはまります。
もう 1 つの注意すべき点は、重畳は電圧と電流にのみ適用され、電力には適用されないことです。つまり、他の各電源が個別に行っている電力の合計は、実際に消費されている電力ではありません。電力を計算するには、まず重ね合わせ定理を使用して各線形要素の電圧と電流を取得し、次に乗算した電圧と電流の和を計算します。
等価電源の法則としても知られるテブナンの定理は、1883 年にフランスの科学者 L.C. テブナンによって提案された電気定理です。ヘルムホルツも 1853 年にこの定理を提案したため、ヘルムホルツ・テブナンの定理とも呼ばれます。その内容は、独立した電圧源、独立した電流源、および抵抗を含む線形ネットワークの両端は、その外部タイプに関して、独立した電圧源 V と緩和 2 端子ネットワークの直列抵抗の組み合わせと電気的に等価になり得るというものです。単一周波数 AC システムでは、この定理は抵抗だけでなく一般化されたインピーダンスにも当てはまります。
この定理は、電圧源と抵抗を備えた回路をテブナン等価回路に変換できることを示しており、回路解析で使用される簡略化手法です。テブナン等価回路は、電源とバッテリー (内部インピーダンスを表す抵抗と起電力を表す電圧源を含む) の優れた等価モデルであり、この回路は、理想抵抗と直列の理想電圧源で構成されます。
4 デジタル電気
4.1 基底変換
4.2 論理演算 (AND or NOT、記号、関数、単純化。例: 計算用カルノー図) 4.3 ゲート回路: ダイオード、cmos、
TTL
4.4 組み合わせ論理回路 (比較的単純、よく使われる種類と概念を調べる。例: デコーダー、競争、アドベンチャー) 4.5 ストレージ関連の知識 (ROM\RAM、違いの概念: sram dram) 4.6 フリップフロップループ分
周回
路
5 アナログエレクトロニクス
5.1 一般的に使用される半導体デバイス: ダイオード、三極管、電界効果管
5.2 基本的な増幅回路: エミッタ接地、ベース接地
5.3 増幅回路のフィードバック問題
5.4 基本的なオペアンプ回路 (積分動作、比例動作、アクティブ フィルタ)
6 マイコンの原理
6.1 コンピュータの構成、CPU の構造、8086 縮小命令セットと複合命令セットの概念の違い
6.2 基本的なアセンブリ言語（非常に単純で概念的）
6.3 記憶媒体
6.4 I/O バス
6.5 CPU 割り込みの概念
7 オシロスコープ
7.1 オシロスコープのパラメータ (帯域幅、サンプリング周波数)
7.2 トリガ モード
7.3 テスト方法
8 電源
電源ノイズ、リップル、スイッチング電源、LDOの概念と使い方の違い
9 基板レイアウト
高速信号配線における基本常識、注意すべき点は何ですか？
1. 多層配線
層の数を合理的に選択すると、印刷版の中間層のサイズを大幅に削減でき、中間層を最大限に活用してシールドを設定でき、近くの接地をより適切に実現でき、寄生インダクタンスを効果的に低減でき、信号の伝送長を効果的に短縮でき、信号間の相互干渉を最小限に抑えることができます。
2. リードの曲がりが少ないほど良い
高速回路デバイスのピン間のリードの曲がりは少ないほど良いです。高速回路配線のリード線はすべて直線であることが望ましいため、折り曲げる必要がありますが、45°の折り曲げ線や円弧線を使用することもできます。
3. リードは短いほど良い
高速回路デバイスのピン間のリードは短いほど良いです。リード線が長くなると分布インダクタンスと分布容量が大きくなり、システムの高周波信号通過に大きな影響を与え、回路の特性インピーダンスも変化します。
4. リード層の交互は少ないほど良い
高速回路デバイスのピン間のリード層の交互は少ないほど良い。いわゆる「リードの層間交互配置が少ないほど良い」とは、コンポーネントの接続プロセスで使用されるビアの数が少ないほど良いことを意味します。同氏によると、ビアは約0.5pFの分布容量をもたらすため、回路の遅延が大幅に増加し、ビアの数を減らすことで速度が大幅に向上する可能性があるという。
5. 平行相互干渉に注意してください
高速回路の配線では、信号線を近距離で平行配線することによる「相互干渉」に注意する必要があり、どうしても平行配線が避けられない場合には、並列信号の反対側に広い面積の「グランド」を配置することで干渉を大幅に低減できます。同じ層内の平行なトレースはほぼ避けられませんが、隣接する 2 つの層では、トレースの方向が互いに直交する必要があります。
6. ボトムライン包囲
ボトムライン包囲は、アース線分離とも呼ばれ、特に重要な信号線またはローカル ユニットに対してアース線包囲対策を実施します。クロック信号、高速アナログ信号、微小アナログ信号など、一部の信号にはより厳しい要件があり、信号が乱れないようにする必要があります。これらの信号を周囲の信号線のクロストークから最小限に抑えるために、これらの信号配線の周囲に保護用のグランド線を追加し、保護対象の信号線を途中に追加することができます。
7. ループを回避するためのルーティング
あらゆる種類の信号トレースがループを形成することはできません。また、アース線が電流ループを形成することもできません。ループ回路が発生するとシステムに多大な干渉を引き起こします。
8. デカップリングコンデンサの配置
1 つまたは複数の高周波デカップリング コンデンサを各集積回路ブロックの近くに設置する必要があります。集積チップの過渡電流に入力高周波チャネルを提供するため、ループ面積の大きな電源ラインを電流が通過することがなくなり、外部放射ノイズが大幅に低減されます。同時に、各集積チップには独自の高周波チャネルがあるため、それらの間に共通のインピーダンスが存在せず、インピーダンス結合が抑制されます。
9.高周波チョークリンクを使用する
アナログアース線とデジタルアース線が公共アース線に接続されている場合は、高周波チョークリンクを使用する必要があります。高周波チョークリンクの実際の組み立てに使用されるネットは、高周波フェライトビーズの中心に穴の開いたワイヤーです。
10. 枝や切り株を避ける
信号配線はできるだけ枝や切り株を避けて配線してください。切り株はインピーダンスに大きな影響を与え、信号の反射やオーバーシュートを引き起こす可能性があるため、設計時には通常、切り株や分岐を避ける必要があります。信号への影響を軽減するためにデイジーチェーン方式を採用しています。
11. 信号線は可能な限り内層に配線する
地表を走る高周波信号線は大きな電磁波を発生しやすく、また外部からの電磁波や電磁波による干渉を受けやすくなります。高周波信号はまず電源とグランドの間に送られ、電源から発生する放射も電磁波の最下層で吸収され、大幅に低減されます。
10 ネットワークプロトコルの
7層モデルと4層モデル
