【FPGA】SDRAMの読み書き動作

SDRAM:

同期ダイナミックランダムアクセスメモリ

同期ダイナミックRAM転送

利点: ストレージ容量が大きい、

          読み取りと書き込みの速度が速く、

          比較的安い

短所: 制御ロジックが複雑

 

したがって、私のサイズは次のようになります: 4 x 2^13 x 2^9 x 16 = 268435456 ビット = 262144 kbit = 256Mbit = 32M b

 

 SDRAMの初期化:

 

1.200usの安定期間

2.Lバンクのプリチャージ

3.8 更新

4. レジスタ設定

レジスタ設定(MRS)

 

 

モードレジスタセットサイクル( tRSC )

レジスターの設定に時間がかかる

SDRAM の読み取りと書き込み:

ラインのアクティブ化:

 CKEはアクティブハイです

# は低レベルアクティブを意味します

SDRAMチップの「チップ選択」とLバンクの「アドレッシング」は行のアクティブ化と同時に実行されます。

CKE: 1

CS#: 0

RAS#: 0

CAS番号: 1

私たち#: 1

A0-A11: 行アドレス

L_Bank: 銀行アドレス

 

列の読み取りと書き込み:

 

CKE: 1

CS#: 0

RAS#: 1

CAS番号: 0

私たち#: 1

A0-A8: カラムアドレス

L_Bank: 銀行アドレス

データの読み出し

カラムアドレス送信後、データが出力されるまでに待ち時間がかかります。

 

書き出されたデータ:

 バースト長

バースト ( Burst ) は、同じ行内の隣接するストレージ ユニット間で連続的にデータを送信する方法を指し、連続送信に関与するストレージ ユニット (列) の数がバースト長 (Burst Lengths、略して BL )なります

 データマスク

 DQM はハイ レベルでアクティブになり、一度に 8 ビット データのみをマスクできます。

プリチャージ:

この行を閉じて次の行を開きます

 リフレッシュする

SDRAMが同期「ダイナミック」ランダム アクセス メモリと呼ばれる理由は、データを保持するために継続的にリフレッシュ ( Refresh )する必要があり、リフレッシュがSDRAMの最も重要な動作であるためです。

通常、リフレッシュは少なくとも 60 ミリ秒で行われます。リフレッシュの主な目的は、停電や以前の回線のデータ損失を防ぐことです。

おすすめ

転載: blog.csdn.net/qq_42792802/article/details/127090233