1. LAN8720A----概要
LAN8720A は低電力 10/100M イーサネット PHY 層チップであり、I/0 ピン電圧は EEE802.3-2005 規格に準拠し、RMI インターフェイスを介したイーサネット MAC 層との通信をサポートし、10 BASE を内蔵しています。 -T/100BASE-TX 全二重伝送モジュール、10Mbpsおよび100Mbpsをサポートします。
LAN8720A は、宛先ホストとの最適な接続モード (速度およびデュプレックス モード) を自動ネゴシエートでき、ネットワーク ケーブルを変更せずに接続を直接接続またはクロス接続に変更できる HPAuto-MDIX 自動反転機能をサポートします。
LAN8720A の主な機能は次のとおりです。
- 高性能10/100Mイーサネット伝送モジュール
- RMIIインターフェイスをサポートしてピン数を削減
- 全二重および半二重モードをサポート
- 2 つのステータス LED 出力
- 25Mクリスタルを使用してコストを削減可能
- オートネゴシエーションモードをサポート
- HP Auto-MDIX 自動反転機能をサポート
- SMIシリアル管理インターフェースをサポート
- MACインターフェースをサポート
LAN8720A----システムブロック図
LAN8720A----内部構造
2. LAN8720A----ピンの説明
LAN8720A----ピン図
LAN8720A----ピン説明表
| ピン番号 | シンボル | 名前 | 説明する |
|---|---|---|---|
| 1 | VDD2A | +3.3V チャンネル 2 アナログポート電源 | チャンネル 2 および内部レギュレータ用の +3.3V アナログ ポート電源 |
| 2 | LED2 | リンク速度 LED 表示 | 100 Mbps で動作している場合、このピンはアクティブになります。 10 Mbps で動作しているとき、またはライン分離中に、このピンは非アクティブになります。 |
| ニンセル | 14 ピン (nINT/REFCLKO) 機能選択構成ピン |
ピンがフローティングであるか、VDD2A (デフォルト) にプルアップされている場合、REF_CLK 入力モードでは、nINT/REFCLKO はアクティブ Low の割り込み出力になります。 ピンがグランドに Low に引き下げられると、REF_CLK 出力モードになり、nINT/REFCLKO が REF_CLK のクロック ソースになります。 |
|
| 3 | LED1 | リンクアクティビティ LED 表示 | このピンは、有効なリンクが検出されるとアクティブになり、アクティビティが検出されると点滅します。 |
| レグオフ | レギュレーターオフ構成ストラップ | このストラップは、内部 1.2V レギュレータを無効にするために使用されます。レギュレータが無効の場合、外部 1.2V を VDDCR に供給する必要があります。 REGOFF が外部抵抗を介して VDD2A にプルアップされると、内部レギュレータはディスエーブルになります。 REGOFF をフローティングのままにするか Low にすると、内部レギュレータが有効になります (デフォルト)。 |
|
| 4 | XTAL2 | 外部水晶出力 | 外部水晶出力 |
| 5 | XTAL1 | 外部クリスタル入力 | 外部クリスタル入力 |
| クキン | 外部クロック入力 | シングルエンドのクロック発振器入力。 注: シングルエンド クロック発振器を使用する場合は、XTAL2 を接続しないでください。 |
|
| 6 | VDDCR | +1.2Vデジタルコア電源 | REGOFF ストラップを介してレギュレータオフモードに設定されていない限り、オンチップレギュレータによって電力が供給されます。 注: このピンには、グランドと並列に 1 μF および 470 pF のデカップリング コンデンサを使用する必要があります。 |
| 7 | RXD1 | データ受信1 | 受信パス上のトランシーバーのチャネル 1。 |
| モード1 | PHY 動作モード 1 構成ストラップ | この構成ストラップは、デフォルトの PHY モードを設定するために MODE0 および MODE2 とともに使用されます。 | |
| 8 | RXD0 | 受信データ0 | トランシーバーは受信パス上のチャネル 0 です。 |
| モード0 | PHY 動作モード 0 構成ストラップ | この構成ストラップは、デフォルトの PHY モードを設定するために MODE1 および MODE2 とともに使用されます。 | |
| 9 | VDDIO | +1.6V～+3.6Vの可変I/O電源 | +1.6V～+3.6Vの可変I/O電源 |
| 10 | RXER | 受信エラー | この信号がアサートされると、トランシーバーから現在送信されているフレームでエラーが検出されたことを示します。 |
| フィアド0 | PHY アドレス 0 構成ストラップ | この構成ストラップは、トランシーバーの SMI アドレスを設定するために使用されます。 | |
| 11 | CRS_DV | キャリアセンス/受信データ有効 | この信号がアサートされると、受信メディアがアイドル状態ではないことを示します。10BASE-T パケットが受信されると CRS_DV がアサートされますが、SFD バイト (10101011) が受信されるまで RXD[1:0] は Low のままです。 注: RMII 規格によれば、10BASE-T 半二重モードでは、送信データは受信データ ピンにループバックされません。 |
| ファッション2 | PHY 動作モード 2 構成ストラップ | この構成ストラップは、デフォルトの PHY モードを設定するために MODE0 および MODE1 とともに使用されます。 | |
| 12 | 中くらい | SMIデータ入出力 | シリアル管理インターフェースのデータ入出力 |
| 13 | MDC | SMIクロック | シリアル管理インターフェイスクロック |
| 14 | nINT | 割り込み出力 | アクティブローの割り込み出力。外部プルアップ抵抗を VDDIO に接続します。 |
| リフレクコ | 基準クロック出力 | REFCLKO は、nINTSEL 構成ストラップを通じて選択できます。 このオプションの 50MHz クロック出力は、25MHz 水晶発振器から得られます。 |
|
| 15 | nRST | 外部リセット | システムリセット。この信号はアクティブローです。 |
| 16 | チェン | 送信を有効にする | TXD[1:0] に有効な送信データがあることを示します。 |
| 17 | TXD0 | データ0を送信 | MAC はこの信号を使用してデータをトランシーバーに送信します。 |
| 18 | TXD1 | データを送信1 | MAC はこの信号を使用してデータをトランシーバーに送信します。 |
| 19 | VDD1A | +3.3Vチャンネル1アナログポート電源 | チャンネル 1 用の +3.3V アナログ ポート電源 |
| 20 | テキサス州 | イーサネットTX/RXネガティブチャンネル1 | 送信/受信ネガティブチャンネル 1 |
| 21 | テキサス州 | イーサネット TX/RX ポジティブ チャネル 1 | ポジティブチャンネル1の送受信 |
| 22 | RXN | イーサネット TX/RX ネガティブ チャネル 2 | 送信/受信ネガティブチャンネル 2 |
| 23 | RXP | イーサネット TX/RX ポジティブ チャネル 2 | ポジティブチャンネル2の送受信 |
| 24 | RBIAS | 外部1%バイアス抵抗入力 | このピンには、グランドへの 12.1 kΩ (1%) の抵抗が必要です。 |
3. LAN8720A----回路図
1. REF_CLK入力モード
REF_CLK 入力モードでは、50 MHz REF_CLK が XTAL1/CLKIN ピンで駆動されます。
このモードを使用する場合、MAC および PHY に駆動される REF_CLK 用の 50 MHz クロック ソースをデバイスの外部に提供する必要があります。
次の図に示すように、REF_CLK に外部 50 MHz クロック ソースを提供します。
2. REF_CLK出力モード
BOM コストを削減するために、このデバイスには、低コストの 25 MHz 基本周波数水晶から RMII REF_CLK 信号を生成する機能が搭載されています。
これらの水晶は、通常 50 MHz を必要とする 3 次高調波水晶よりも安価です。この機能を使用するには、MAC が外部クロックをサポートしている必要があります。
次の図に示すように、25 MHz 水晶発振器を通じて REF_CLK を生成します。
次の図に示すように、外部 25 MHz クロック ソースを通じて REF_CLK を生成します。
つづく。。。。。