目次
1 はじめに
現在、FPGA で CameraLink ビデオ コーデックを実装するには 2 つのスキームがあります:
1 つは、一般的な DS90CR287 などの専用コーデック チップを使用する方法、もう 1 つは FPGA を使用してコーデックを実装し、FPGA serdes リソースを使用して逆シリアル化を実現する方法です。 Serdes リソースは不要ですが、操作が難しくなり、より高いレベルの FPGA が必要になるという欠点があります。
この記事では、CameraLink ビデオ送受信を実現するための FPGA 純粋 Verilog の実装設計スキームについて詳しく説明します。その目的は、CameraLink デコード モジュールとエンコード モジュールの正しさを検証することです。プロジェクトには CameraLink カメラがないため、アイデアはこれです。ただし、キーは CameraLink デコード モジュールとエンコード モジュールで検証する必要があるため、このような独創的な設計を行いました。まず
HDMI 入力ビデオを収集し、HDMI デコード モジュールによって RGB データに分解してから、CameraLink エンコード モジュールに送信します。出力は CameraLink の LVDS 差動ビデオ信号であり、この信号は CameraLink ビデオ出力インターフェイスを介して CameraLink ビデオ入力インターフェイスにループバックされるため、FPGA は CameraLink の LVDS 差動ビデオ信号を受信し、この信号を送信します。 CameraLink デコード モジュールに送信され、RGB ビデオに分解され、最終的に HDMI エンコード モジュールを介してディスプレイに出力されます。;このように、入力と出力は両方とも HDMI ビデオですが、CameraLink デコード モジュールとエンコード モジュールは次の時点で検証されます。同時に、出力の効果がモニターを通して視覚的に確認できるので、非常に繊細な解決策と言えます（笑）。。。
エンジニアリングコードがコンパイルされて渡された後、ボード上でデバッグおよび検証でき、プロジェクトを直接移植できるため、在学中の学生が卒業設計、卒業プロジェクトの開発を行うのに適しており、また、現職のエンジニアにも適しています。プロジェクト開発を行うため. 医療、軍事、その他の産業におけるデジタルイメージングと画像に適用できます. 伝送の分野では、完全かつ
スムーズなプロジェクトソースコードと技術サポートを提供します.
プロジェクトソースコードと技術サポートを入手する方法は次のとおりです.記事の最後にあるので、辛抱強く最後まで読んでください。
2. CameraLinkプロトコルの基本
この部分については、インターネット上の多くのブロガーが説明しています。兄弟たちに理論的知識を学ぶよう勧める記事をいくつか見つけました。最初のリンク: クリックして直接 2 番目のリンクに移動します。これは私が以前に書いたものです: クリック
して
直接移動
3. 現在、CameraLink トランシーバー プロジェクトがあります。
私の CameraLink ビデオ コラムには、CaeraLink 受信、CaeraLink 送信、CaeraLink 通常出力表示、CaeraLink ビデオ スプライシング出力などを含む、FPGA 用の多くの CaeraLink ビデオ コーデック ソリューションが含まれています。コラムのリンクは次のとおりです。 ようこそ。クリックして直接移動します。
4. 設計計画
詳細な設計スキームは次のとおりです:
このスキームには CameraLink カメラは必要ありませんが、ボードには CameraLink カメラ インターフェイスまたは CameraLink カメラ インターフェイスを備えた別のアダプター ボードが必要です。具体的なプロセスは次のとおりです: ビデオ入力:ビデオ入力をシミュレートするラップトップ
、
ラップトップの解像度は 1280x720@60Hz に設定;
HDMI デコード モジュール:
入力は TMDS 差動ビデオ信号、つまり HDMI ビデオ信号で、出力パラレル RGB データ、つまり標準 VGA ビデオ タイミング; このビデオCameraLink エンコード モジュールの入力として使用されます;
CameraLink エンコード モジュール:
入力は RGB ビデオ データ、出力は CameraLink の LVDS 差動ビデオ信号、この信号は CameraLink ビデオ インターフェイスを介して出力されます; CameraLink ビデオ インターフェイス: 標準
SDR26 コネクタ、合計 2 つ1 つは出力として、もう 1 つは出力および入力として;
CameraLink エンコーディング モジュール:
入力は CameraLink LVDS 差動ビデオ信号、出力はパラレル RGB データ、つまり標準 VGA ビデオ タイミングです; このビデオは HDMI エンコーディング モジュールの入力として使用されます。 HDMI エンコード モジュール:
入力
は RGB ビデオ、出力は TMDS 差動ビデオ、出力は HDMI モニター ディスプレイです。
5. CameraLinkデコードモジュールの詳細説明
CameraLink デコード モジュールの設計ブロック図は次のとおりです:
CameraLink デコード モジュールの入力信号は次のとおりです:
1 チャネルの差動クロック、4 チャネルの差動データ; ザイリンクス公式 IDELAY および ISERDES ソース言語を使用してシリアル変換を実現します。 -パラレル変換;
IDELAY ソース言語が遅延に使用されるため、FPGA サンプリング中の CameraLink ビデオ データが安定します;
ISERDES ソース言語の機能は、CameraLink ビデオ データのシリアルからパラレルへの変換を実現することです;
CameraLink 全体のデコードモジュールは設計ブロック図に従って厳密に実装され、主にソース言語を呼び出します。そのため、話すことは何もありません。詳細はコードを参照してください。コードの量は非常に少ないです。CameraLink デコード モジュールのパラメータは次のように構成されています
。
これら 2 つのパラメータは、CameraLink カメラのさまざまなモードに適応するように自由に設定できます。具体的な設定は次のとおりです:
現在設定されているモードはベース モードに適しています。
6. CameraLinkエンコーディングモジュールの詳細説明
CameraLink エンコード モジュールの設計ブロック図は次のとおりです:
CameraLink エンコード モジュールはデコードの逆プロセスであり、入力信号は次のとおりです:
1 ウェイ シングルエンド クロック、パラレル ピクセル データ、ザイリンクス公式 OSERDES ソース言語を使用パラレルからシリアルへの変換を実現する;
エンコードとして、IDELAY ソースは言語遅延を必要としません; OSERDES
ソース言語の機能は、CameraLink ビデオ データのパラレルからシリアルへの変換を実現することです;
CameraLink エンコード モジュール全体が厳密に実装されています設計ブロック図によると、主にソース言語を呼び出しているため、話すことは何もありません。具体的にコードを見てください。コードの量は非常に多いです。 Less; CameraLink エンコーディング モジュールのパラメータ構成は次のとおりです。これら 2 つのパラメータは次のとおり
です
。 CameraLink カメラのさまざまなモードに適応するように自由に構成できます。具体的な構成は次のとおりです:
現在構成されているモードはベース モードに適しています。
7. vivadoプロジェクトの詳細説明
開発ボード FPGA モデル: xc7k325tffg676-2;
開発環境: vivado2019.1;
入力: HDMI、CameraLink エンコード モジュールの入力として;
出力: HDMI、基本的に CameraLink デコード モジュールの出力;
Bolck Design の設計は次のとおりです。
統合されたエンジニアリング コードの構造は次のとおりです。
包括的なコンパイル後の推定 FPGA リソース消費量と消費電力は次のとおりです。
8. ボードのデバッグと検証
CamerLink アダプター ボードは国外に出るのが不便であるため、次のように FPGA ボードと対応する CamerLink アダプター ボード インターフェイスのみが表示されます。出力効果は次のとおりです
。
9. メリット：技術基準の取得
利点: エンジニアリング コードの取得
コードは電子メールで送信するには大きすぎるため、特定のネットワーク ディスクへのリンクによって送信されます
データ取得方法 1: 非公開、または記事の最後にある V 名刺
ネットワークディスク情報は以下のとおりです。
