私は言語の奴隷になったことはありません. プログラマー業界がそんなにお世辞を言うのが好きだとは思っていませんでした. それは今でも最も適切な文です. 私はjava go c pyに行き、私はお互いに戦わなければなりませんか? それは退屈です, またはべきです.私はああ埋め込みについて話します
まず、三極管の応用回路
三極管には 3 つの動作状態があります: カットオフ、増幅、飽和. 増幅状態は非常に知識が豊富で複雑であり、主にオペアンプなどの集積チップで使用されますが、ここでは説明しません. whaosoft aiot http://143ai.com
実際、通常はオペアンプを使用して信号を増幅します。三極管はスイッチとして使用されることが多く、カットオフとサチュレーションの 2 つの状態しかありません。
カットオフ状態をオフ、飽和状態をオンとします。
Ib≧1mAのとき、トランジスタは飽和状態で動作することが完全に保証されます.低電力トランジスタの場合、Icはこの時点で数十から数百mAであり、リレーやブザーなどのパワーデバイスを駆動するには十分です.
三極管回路例
三極管の矢印はスイッチとして理解されます。NPN 三極管の場合は下の図に示すように、スイッチ S1 を押します。約 1mA の Ib が矢印を通って流れ、三極管は飽和状態で動作し、c 極から e 極は完全にがオンになっており、c ポールのレベルが 0V (GND) に近い場合、負荷 RL での電圧降下は 5V に近くなります。
Ib と Ic の両方の電流が e 極に流れますが、電流の方向に応じて、e は非常に低いレベルなので接地する必要があり、c 極は負荷と電源に接続されます。
次の写真は PNP 型の三極管で、スイッチ S2 を押すと、約 1mA の Ib が矢印を通って流れ、三極管は飽和状態で動作し、e 極から c 極が完全にオンになり、c 極レベルは5V であり、負荷 RL での電圧降下は 5V に近いです。
e 極からは Ib と Ic の両方の電流が流れますが、電流の向きによっては e が非常に大きく、電源に接続する必要があり、c 極は負荷とグランドに接続されます。
下の図に示すように、NPN トランジスタの場合、NPN トランジスタの場合、b 極にプルダウン抵抗を追加する必要があります. 1 つは、b 極と e 極の間の静電容量が加速されて放電されるようにすることです。遮断されます; 制御入力端子が中断されたとき、または高インピーダンス状態にあるときの三極管の動作状態についての不確実性、関連記事が推奨されます: STM32 のプルアップ/プルダウン抵抗の一般的な理解。
下図はPNP三極管ですが、PNP三極管の場合はB極にプルアップ抵抗を追加する必要があります原理は上と同じです。
下図の NPN トランジスタは、誘導性負荷の場合、負荷の両端に逆フリーホイール ダイオードを並列に接続する必要があります。これは、トランジスタがオフになると、コイルが高い逆起電力を発生し、フリーホイールが発生するためです。ダイオードはフリーホイーリング パスを提供し、逆起電力をクランプして三極管のブレークダウンを防ぎます。
フリーホイーリング ダイオードには、高速リカバリ ダイオードまたはショットキー ダイオードを選択する必要があります。どちらも応答が高速です。
下の図に示す NPN トランジスタの場合、一部の制御信号が低い場合、実際には 0V にならない場合があり、通常は 1V 以内です.トランジスタが完全に遮断されるようにするには、逆電圧レギュレータまたは順方向ダイオードを使用する必要があります。トランジスタの b 極に追加され、三極管伝導のしきい値電圧を上げるために。
個人的な経験によると、プッシュプル出力のデジタル信号を追加する必要はありませんが、OC出力、ダイオード出力、および遅延制御を追加する必要があります.通常、電圧調整管の通常の動作電流は≥1mAです.
下の図はリレーの遅延制御を三極管で実現した例です。
トランジスタの遅延ターンオンと高速ターンオフのシミュレーション回路です.D1,R2,C1,D2でQ2のターンオンを遅らせる回路を構成しています.C1の電圧が12VのときQ2がターンオンします. 、およびR3、Q1、R4、およびR1が回路を形成し、Q2のループをすばやくオフにすると、C1はR3とQ1を介してすばやく放電します。
要旨
-
NPN トランジスタの場合、トランジスタを考慮しない場合、B 極抵抗器とプルダウン抵抗器の間の分圧器は 0.7V より大きくなければならず、同じことが PNP にも当てはまります。
-
3 極管が飽和状態になるには、b 極電流が 1mA 以上必要であり、このとき Ic は 3 極管の最大駆動能力を満たします。
-
また、三極管の倍率βは、出力電流の駆動能力がβ倍、例えば100倍に増幅されることを意味しますが、実際には出力電流を100倍に増幅するわけではありません。
第二に、ダイオード、MOSチューブに基づく電源逆止回路
直列ダイオード
一般的に使用される 5V/2A を例に取ります。一般的に使用されるダイオードを回路内で直列に接続し、電源が逆になった場合、ダイオードがすべての電圧を負担し、逆電源が後続の機器に損傷を与えるのを効果的に防止します。ただし、ダイオード両端の電圧降下が大きくなり、損失が大きくなります。ショットキー ダイオードを使用すると損失が減少しますが、特に電源電圧が低い場合、回路に大きな影響を与えます。
逆並列ダイオード＋ヒューズ
逆並列ダイオード＋ヒューズを使用しているため、通常動作時は基本的に損失はありません。電源が逆になると、電源側が短絡に近づき、ヒューズが切れて保護されます。逆接続が発生した後は、通常、ダイオードとヒューズの両方を交換する必要があります。また、逆入力時に負圧が発生し、後段機器が破損する恐れがあります。
PMOSアンチリバース回路
基本回路
PMOS の寄生ダイオードを使用した基本的な PMOS アンチリバース回路:
電源を接続すると、寄生ダイオードがオンし、S極電圧が上昇し、VGS≒−V in となり、PMOSがオンします.一般に、オン抵抗は数十mΩで、導通損失はダイオードよりはるかに低いです。
電源が逆になり、寄生ダイオードがカットされ、VGS = 0 V、PMOS がオフになり、後段デバイスの電圧が 0 になります。
ツェナーチューブを追加
PMOS の Vgs 耐圧が電源電圧より低い場合、ツェナー管を使用して Vgs を制限することができます。あるいは、入力電圧が実質的に一定の場合、抵抗分圧器を使用することもできます。
知らせ
1. PMOS は適切な Vds および Vgs 耐圧を選択する必要があり、低 Rds モデルは損失を低減できます。
2. PMOS の消費電力と放熱に注意してください。
3. PMOSがオンになった後、電流は両方向に流れることができるため、この回路の負荷はバッテリーなどの電圧源にはなりません。そうしないと、下の右の図に示すように、負荷バッテリの電圧が 5V であるため、VGS = − 5 V V_{GS}=-5V であり、実際には PMOS はオンのままであり、入力の逆接続は引き続き発生します。過電流を引き起こします。
3. PCB レイアウトのアイデアの分析
回路全体の原理を分析したら、回路全体のレイアウトを開始します. 次に、レイアウトのアイデアと原理を紹介します.
1. まず、構造要件のあるデバイスを配置します. 配置するとき、インポートされた構造に従って、コネクタはピン 1 の配置に注意する必要があります.
2. レイアウトの際は、構造物の高さ制限要件に注意してください。
3. 綺麗にレイアウトしたい場合は、部品の外枠や中心線（中央揃え）の座標に合わせて配置するのが一般的です。
4. 全体のレイアウトは、放熱を考慮する必要があります。
5. レイアウトの際は、配線チャネルの評価と等長に必要なスペースを考慮する必要があります。
6. レイアウト時に電力の流れ方向を考慮し、電力チャネルを評価する必要があります。
7. 高速、中速、低速の回線は分離する必要があります。
8. 強い電流、高電圧、強い放射線のコンポーネントは、弱い電流、低電圧、敏感なコンポーネントから遠く離れています。
9. アナログ、デジタル、電源、および保護回路を分離します。
10. インターフェース保護デバイスは、インターフェースのできるだけ近くに配置する必要があります。
11. インターフェース保護デバイスの配置順序の要件: (1) 電源雷保護デバイスの一般的な順序は、バリスタ、ヒューズ、サプレッション ダイオード、EMI フィルタ、インダクタ、またはコモン モード インダクタです。図 レイアウト; (2) 一般に、インターフェース信号の保護デバイスの順序は、ESD (TVS チューブ)、絶縁トランス、コモン モード インダクタ、コンデンサ、および抵抗です。回路図にデバイスがない場合、レイアウトは次のようになります。拡張; スケマティック ダイアグラムの順序に厳密に従う (スケマティック ダイアグラムが正しいかどうかを判断する能力を持つ) 「1 行」のレイアウトを実行します。
12. レベル変換チップ (RS232 など) をコネクタ (シリアルポートなど) の近くに配置します。
13. NMOS、CMOS デバイスなどの ESD 干渉を受けやすいデバイスは、ESD 干渉を受けやすい領域 (単一基板のエッジ領域など) から離れようとします。
14. クロック デバイスのレイアウト: (1) 水晶、水晶発振器、クロック分配器、および関連する IC デバイスは、できるだけ近くに配置する必要があります; (2) クロック回路のフィルター (「∏」タイプのフィルタリングを使用するようにしてください) は近くに配置する必要があります。クロック回路の電源入力管に (3) 水晶振動子とクロック分配器の出力が 22 オームの抵抗で直列に接続されているかどうか (4) クロック分配器の不要な出力ピンが抵抗を介して接地されているかどうか; (5) 水晶、水晶発振器、およびクロック分配器のレイアウト 大電力部品、ヒートシンク、およびその他の発熱デバイスから遠ざけることに注意してください; (6) 水晶発振器とクロック分配器の端との間の距離ボードとインターフェイス デバイスは 1 インチを超えています。
15. スイッチング電源が AD/DA コンバーター、アナログ デバイス、敏感なデバイス、およびクロック デバイスから遠く離れているかどうか。
16.スイッチング電源のレイアウトはコンパクトにする必要があり、入力と出力を分離する必要があります.レイアウトは回路図の要件に厳密に従う必要があり、スイッチング電源のコンデンサはランダムに配置しないでください. .
17. コンデンサとフィルタ コンポーネント: (1) コンデンサは電源ピンの近くに配置する必要があり、容量が小さいほど電源ピンの近くに配置する必要があります; (2) EMI フィルタはチップの入力ポートの近くに配置する必要があります。電源; (3) 原則として、各電源ピンには 0.1uf の小さなコンデンサと 10uf の 1 つ以上の大きなコンデンサがあり、特定の状況に応じて増減できます。
