使用verilog例化多个模块时,要用generate结合for语句使用 模板:
generate genvar i for(i=0;i<N;i=i+1) begin: name1 例化模块语句; end endgenerate