コンピュータのハードウェアの知識] CPUアーキテクチャと命令セット
HTTPS：// blog.csdn.net/antony1776/article/details/83743856
四つのCPUアーキテクチャ：ARM、X86、MIPS、PowerPCの
ARM低消費電力、無線LAN、3G、携帯端末、携帯電話は、有線ネットワーク通信装置が広く使用されている;
MIPS：企業CISCO多数のハイエンドルータであり、
パワーPC：工業用制御通信およびアプリケーションプロセッサの広い範囲、華為、ZTEの機器、
中央プロセッサアーキテクチャ：
フォンノイマン：メモリとデータメモリ構造が一緒にマージプログラム命令、
ハバース構造を：別々に格納されています。
命令セット：
RISC：少数の命令では、命令実行サイクル単、大きなオブジェクトコード、ARM、MIPS、PowerPCの
CISC：複合命令、長命令サイクル、マルチオブジェクトコード、X86、
低消費電力のARMの理由、それは頭に来るX86よりも少ないことが故障しています。言い換えれば、コンピュータを使用しているユーザは、自分の操作命令が予測できない原因と、ランダムな予測不可能です。オーダー命令実行のアウトを強化し、この場合、X86の処理能力を高めるために、単一コアのマルチスレッド機能を増強します。オフになったら、回復が非常に遅いので、この方法の欠点は、その非常に効果的ではない閉鎖と復元プロセッササブモジュールです。高いパフォーマンスを維持するには、モジュールを最大限に活用しているのは開いたままで、クロックが高速スイッチングのまま。高消費電力の直接の結果。実行を決定するために強度のARM RISC命令の最適化、および代わりにマルチコアマルチスレッディングに依存して、単球を行う、遺骨は明らかに、そう簡単に、より多くの電力をサブモジュールクロック信号を閉じました。
メモリ：ROM（読み取り専用）、フラッシュ（NOR、NAND）、RAM（ランダムアクセスメモリ）
RAM：スタティックRAM（SRAM）、ダイナミックRAM（DRAM）、
DRAMは、キャパシタに蓄積されたデータの形で電荷を蓄積するコンデンサは、漏れに電荷損失が発生します、定期的にリフレッシュする必要があります。
SRAM：長い供給時間は残ります値;
シリアルバス：
USB：
イーサネットインタフェース：
それぞれデータリンク層におけるMAC（イーサネット・メディア・アクセス・コントローラ）およびPHY（物理インタフェース・トランシーバ）、および物理層によって、
MACと直接相互作用するCPU、イーサネットハードウェアインターフェイスはCPU-> MAC、構成されています----> PHY ----->イーサネット絶縁トランス----> RJ45コネクタ;
模式的解析：
図原理読み出しボードが周辺機器が使用されるメモリや周辺チップ選択制御チップを含む、使用される、様々なハードウェアリソースのメモリを得、割り込み、およびDMAリソース;
要素のハードウェアの概略：シンボル、ネットワーク、説明;
ハードウェアタイミング解析：タスクをデバッグ回路基板、マスタータイミング解析方法がより必要だろう。
使用楽器：マルチメータ、オシロスコープ、
レジスタ：
記憶容量高速記憶手段に限定されている中央処理装置の一部であり、それらは一時的に命令、データ、およびアドレスを格納するために使用することができます。CPU 32
-8086レジスタ：汎用レジスタ、命令ポインタ、フラグレジスタ、セグメントレジスタ。
どのように動作します：
CPUは、メモリ内のデータを処理した場合、データは最初の内部レジスタに取得する傾向があり、その後、処理を行います。
注文執行法：全容量とプログラムを実行するCPUの高速化に対応する内部回路にCPUの実行の原因となります。
使用：1、内部データ・レジスタは、算術論理演算、2、アドレスレジスタに格納されている3、アドレッシング、メモリ内の場所を指すように使用することができる実行）コンピュータ周辺機器にデータを読み書きします。
----------------
免責事項：この記事は元の記事CSDNブロガー「メキシコシティZhizuo」で、CC 4.0 BY-SAの著作権契約書に従って、再現し、元のソースのリンクを添付してくださいそしてこの文。
オリジナルリンクします。https：//blog.csdn.net/antony1776/java/article/details/83743856