USI0外部クロック（SCK0）
外部クロック同期式モード。
発電機または受信機ロジックの出力は、エッジ検出器を通過する必要が使用される前に、安定化させるためにサンプリング同期によるロジックSCK0ピンクロック入力。このプロセスは、2つのCPUクロックサイクルの遅延、1MHzの周波数の上限を紹介します...
USI0同期モード
同期またはSPIモードを使用する場合、SCK0ピンはクロック入力（スレーブ）またはクロック出力（マスタ）として使用されます。SCK0の立ち上がりエッジでサンプリングされたデータ入力端子RXD0（SPIモードでMISO0）は、データ出力端子TXD0（SPIモードでMOSI0）は立ち下がりエッジを変更する場合SCK9データサンプリングおよび伝送は、例えば、クロックの異なるエッジで起こります。
レジスタ選択データのCPOL0 USI0CR1 SCK0クロックエッジとCPOL0は、立ち上がりエッジでデータの変更が立ち下がりエッジSCK0テーブルにサンプリングされる場合、以下に示すように、データ変更をサンプリングします。
USI0 UARTデータ形式
これは、文字の同期シリアル形式のデータ・ビット、およびランダムパリティエラーとして定義されます。
UARTは、内のすべての次のデータ・フォーマット30のいずれかの有効な組み合わせをサポートしています。
- スタートビット
- 5,6,7,8または9データビット
- なし、奇数または偶数パリティビット
- 1または2ストップビット
データは、次の最下位ビット（LSB）のスタートビットに始まり、その後、次のデータ・ビットは、最上位ビットで終わる、最初の9つを知っています。検証機能が有効になっている場合、最後のパリティビットは、データビットとストップビットとの間に挿入されます。高透過率の低いデータピン上には、スタートビットとみなされます。完全なデータ転送が完了すると、次のフレームのデータを直接従ってください。通信またはデータラインはスリープ状態に設定することができ、睡眠のデータピン手段が高いです。次の図に示すデータフォーマットは、選択することができるビット数を使用することができます。
下部含む1ビットデータ
- 通信回線には通信をldleない（TXD / RXD）
- セントスタートビット（LOW）
- DNデータビット（0-8）
- パリティビット-----------奇数、偶数パリティ、パリティなし
- ストップビット（S）--------- 1ビット或2ビット
USIOS [2：0]によってUSI0CR1 UARTフレームフォーマットは、ビットを設定し、USIOSB WSIOCR3レジスタ、USIOPM [0 1]ビット。送信と同じ設定を使用して受け取ります。
USI0 UARTのパリティビット
パリティは奇数パリティと、排他的論理和の結果が反転し、排他的論理和を計算することによって得られたすべてのデータビットをビット。パリティビットはMSBとストップビットに挿入されます。
