Mémoire flash série W25Q128JV 128 Mbit

1. Informations

La mémoire est d'abord divisée en 256 blocs effaçables. Chaque bloc peut être divisé en 16 secteurs, chacun de 4 Ko. Chaque secteur peut être divisé en 16 pages. 256 octets par page.

C'est-à-dire qu'il existe au total 65 536 pages programmables, 4 096 secteurs et 256 blocs.

Schéma fonctionnel de stockage

2. Écrire des données

Jusqu'à 256 octets peuvent être écrits à la fois.

3. Effacer les données

Lorsqu'une page est effacée, elle peut être par groupes de 16 pages (taille de secteur de 4 Ko),

Ou selon un groupe de 128 pages (taille de bloc de 32 Ko),

Ou un groupe de 256 pages (blocs de 64 Ko),

Ou toute la puce

4. SPI

Communication SPI standard (mode 0 et mode 3), la fréquence d'horloge est de 133 MHz. Les commandes SPI standard utilisent la broche d'entrée DI pour écrire des commandes, des adresses ou des données en série sur l'appareil sur le front montant de CLK. La broche de sortie DO est utilisée pour lire les données ou l'état de l'appareil sur le front descendant de CLK.

Lorsque le maître de bus SPI est en état de veille et que les données ne sont pas transférées vers la mémoire flash série, la principale différence entre le mode 0 et le mode 3 est l'état normal du signal CLK.

(1) Pour le mode 0, le signal CLK est généralement faible sur les fronts descendant et montant de / CS.

(2) Pour le mode 3, le signal CLK est généralement élevé sur les fronts descendant et montant de / CS

5. Sélection de puce

La broche de sélection de puce SPI (/ CS) active et désactive le fonctionnement de l'appareil.

(1) Lorsque / CS est élevé, l'appareil est désélectionné et les broches de sortie de données série (DO ou IO0, IO1, IO2, IO3) sont dans un état d'impédance élevée. Lorsqu'elle est désélectionnée, la consommation électrique de l'appareil sera en état de veille à moins qu'un cycle d'effacement interne, de programme ou de registre d'état d'écriture ne soit en cours.

(2) Lorsque / CS est abaissé, l'appareil est sélectionné, la consommation d'énergie augmente jusqu'au niveau actif et les instructions peuvent être écrites ou lues à partir de l'appareil.

Après la mise sous tension, / CS doit passer de haut en bas avant d'accepter de nouvelles commandes.

L'entrée / CS doit suivre le niveau d'alimentation VCC pendant la mise sous tension et hors tension (voir «Protection en écriture» et Figure 58).

Si nécessaire, une résistance pull-up sur la broche / CS peut être utilisée pour ce faire.

6. Registres d'état et de configuration

W25Q128JV fournit trois registres d'état et de configuration.

[Lire les instructions du registre d'état-1/2/3] Peut être utilisé pour fournir l'état de la disponibilité de la matrice de mémoire flash, que l'appareil soit activé ou désactivé pour les opérations d'écriture, l'état de protection en écriture, les paramètres Quad SPI, l'état de verrouillage du registre de sécurité, l'effacement / Programmez l'état de suspension, la puissance d'entraînement de sortie, la mise sous tension

[Commande de registre d'état d'écriture] Elle peut être utilisée pour configurer la fonction de protection en écriture du périphérique, les paramètres Quad SPI, le verrouillage OTP du registre de sécurité et la puissance du pilote de sortie. L'accès en écriture au registre d'état est contrôlé par l'état du bit de protection du registre d'état non volatile (SRL), la commande d'activation d'écriture et pendant le fonctionnement standard / double SPI

Registre d'état 1

Registre d'état 2

Registre d'état 3

Lorsque les actions d'effacement et de programme impliquent des données de zone à l'état protégé, cette commande sera ignorée.

7. Fabricant et identifiant de l'appareil

8. Jeu d'instructions

Légèrement (à ajouter plus tard)

9. Mise en œuvre du code