Opérateurs de bits Verilog

<< >> et sont des opérateurs de décalage, x y x << moyen est vers la gauche selon les bits de y bits. Exemple, x = 1100 1010, y = 2, alors x << y = 1100 1010 00.

Publié 452 articles originaux · Praise gagné 271 · vues 730 000 +

Je suppose que tu aimes

Origine blog.csdn.net/qq_35608277/article/details/104986079
conseillé
Classement