En primer lugar, el sumador binario básico / restador
La mitad serpiente
sin tener en cuenta el bit de acarreo
sin tener en cuenta el bit de acarreo
Diversas puertas lógicas símbolos gráficos
1. un sumador completo
circuito lógico sumador completo utilizado comúnmente
2.n bits ondulación de llevar adder-
n 1-bit sumador completo (FA) puede ser en cascada en una ondulación de llevar sumador-restador n bits.
Línea (xing) ondas transportan: acarreo de serie, computación de alto que esperar a que el nivel bajo alcanzado para llevar a cabo, y diferente de la posición o el recorrido de la ventaja.
Interpretación de la carry ondulación sumador / restador
1. El acarreo de ondulación de añadir / restador
n sumador de 1 bit completo (FA) puede ser en cascada en un n-bit ondulación-carry adder-
línea de entrada 2.M es controlada (para el control de la adición o sustracción):
Cuando m = 0, para la adición (A + B) operación;
Cuando, restar (A- B) operación M = 1;
Las áreas específicas,
[AB] Complemento = [A] Complemento + [- B] Complemento
Conocido [B] por M = 1, para dar [-B] Complemento
3. El circuito de la lógica de detección de desbordamiento usando un solo símbolo mordió Método:
Cuando Cn = CN-1, sin rebosadero;
Cuando Cn ≠ CN- 1, el desbordamiento aritmético, la señal de desbordamiento J es generada por la puerta O exclusiva.
Tiempo de retardo 4.n mordió ondulación acarreo del sumador de la ta calculada
Corriente de bits completa y Si debe ser tal que se reduzca el arrastre Ci-1 vino, y el número de dígitos de tiempo de adición.
Definición de T: de una sola etapa circuito lógico retardo de unidad de puerta, T generalmente una puerta "NAND" o un "NOR" tiempo de retardo de puerta como una unidad de medida.
3T: tiempo de retardo de puerta XOR
Después de abrir el sumador después de 3T: la determinación de la operación es una operación de suma o resta
Para un sumador completo (FA) para, tiempo de retardo Si 6T (retardo por etapa puerta XOR 3T); Ci + 1 es el retardo de tiempo de 5T.
Después de la apertura del verano a través 6T: Cada sumador completo Ai⊕Bi merece
Después de abrir el sumador través de 8T: C0 obtuvo por el valor de C1
Tras la finalización de la última 3T equipaje de consumir: desbordamiento de finalización de la detección
Durante todo el equipaje de propagación obtenido simultáneamente en cada uno de Si
El tiempo de retardo ta n bits ondulación carry sumador es: ta = 3T + 3T + n: 2T + 3T = n.2T + 9T = (2n + 9) T
Cuando se ve desde la ecuación anterior, usando la ondulación carry sumador, los más bits, más largo será el tiempo de retardo. Y similares también se puede emplear un método para reducir el tiempo de cálculo de búsqueda hacia delante.
Ta de la entrada de sumando entrada del sumador y el sumando, en el peor caso, la salida del sumador para obtener el tiempo de salida de suma requerida más estable.
ta más pequeña posible.
La ondulación carry sumador compuesta de las desventajas de un sumador completo (FA):
desventajas:
(1) en una longitud de bits en serie de su tiempo de cálculo;
(2) sólo dos operaciones para completar las operaciones de suma y resta de lógica no se pueden completar.
unidad / lógica aritmética multifuncional (ALU):
No sólo tiene las funciones de las operaciones aritméticas y lógicas;
Sino también llevar adelante la lógica.
consiguiendo de esta manera la operación de alta velocidad.
En segundo lugar, el punto fijo-multiplicación
1. algoritmo de la multiplicación de la mano
Sea n bits multiplicando y el multiplicador está representado por un punto decimal
Multiplicando [x] = XF originales. Xn-1 ... x1x0
Multiplicador [y] = YF original. Yn-1 ... y1y0
el producto
[Z] = 原 (xf⊕yf) + (0. Xn-1 ... x1x0) (0. En-1 ... y1y0)
Cuando, XF es el signo de multiplicando, yf es el símbolo multiplicador.
regla de operación (1) el producto de los símbolos: n se multiplica por el número, multiplicado por un iso número negativo.
(2) Manual de Operación:
Configuración de x = 0,1101, y = 0,1011
Las personas utilizan máquinas y algoritmos de diferencia en:
(1) máquinas típicamente sólo n bits de longitud, la multiplicación de dos n bits, puede ser 2n bits producto.
(2) dos operandos no podían hacer un sumador para la adición de un producto de una aritmética de n bits sumar.
2. Las formas adecuadas de máquinas de punto fijo
Con el fin de encajar dos operandos sumador para sumar la x · y reescrita en la forma a continuación:
Según esta fórmula, los paréntesis se pueden expresar en diferentes niveles en la fórmula, cambiando secuencialmente hacia fuera desde la acumulación en el interior.
un punto fijo general de n bits, siempre que la x multiplicando, y multiplicador es menor que 1, positiva:
x = 0.x1x2 ...... xn <1
y = 0.y1y2 ...... es <1
La formación de una fórmula de recurrencia
3. un código de multiplicación original de diagrama de flujo
Alta multiplicación de base:
La multiplicación se discutió anteriormente el examen sólo por un poco. También puedes ver los bits si la K bits binarios? Para K = 2, C = A x B Ejemplo
Si estos dos bits es 00, más el 0
Si estos dos bits es 01, más una
Si estos dos bits es 10, 2A 2A = 4A-2A plus
Si estos dos bits es 11, a continuación, añadir 3A 3A = 4A-A
Si estos dos bits es 11, entonces la Save A, 4A a ser menor tiempo de llenado, ya que el producto parcial tiene derecho por dos, más el número original 4A se convierte en más una
¿Cómo sé que no están operando. 4A?
Dos bits a 10 o 11, a continuación, añadir 4A
Una alta velocidad de los elementos se multiplican - matriz Multiplicador
Diseño convencional multiplicador hardware adecuado es el método de "desplazamiento en serie" y la combinación de "adición concurrente"
, este método no requiere muchos componentes.
Después método en serie lento, sin embargo, realizado al menos una multiplicación vez que se realiza n veces al momento de la adición,
no cumple los requisitos para la multiplicación científica y técnica de alta velocidad elevada. Desde el advenimiento de los circuitos integrados a gran escala, de alta velocidad de serie de células multiplicador entró en vigor, se han producido diversas formas de
pipeline gama multiplicador
, que pertenecen al multiplicador paralelo, proporcionando una gran velocidad. Matriz proceso de cálculo del multiplicador es el siguiente:
Primero: Cuando el dígito multiplicador es un 1, el valor de multiplicando nos coloca directamente lugar. Apropiadamente posición después de la operación realizada por los primeros pocos bits del multiplicador y multiplicando se ponen en la posición.
Segundo: Cuando los dígitos del multiplicador es cero, podemos colocar en la posición correcta 0, como un producto parcial.
Tercero: Se utilizan lápiz y papel para calcular la multiplicación, utilizando una puerta de implementar en hardware. Por ejemplo: en el año 1000 × 1, multiplicador y multiplicando el bit 1 de cada individuo tienen que ver con la operación, el resultado de 1000 es el resultado que queremos. Se puede observar que solo podemos usar la puerta para completar la multiplicación que queremos.
Cuarto: Una vez terminada la operación de los productos parciales se utilizan para completar la adición del resultado final de la operación de multiplicación.
La descripción anterior de cuatro puntos, se puede utilizar la forma más sencilla y más intuitiva para describir se describe el circuito multiplicador de punto fijo. Hacemos un producto parcial mediante la operación AND, el uso de sumador completo (sumador completo) para calcular el resultado final del producto parcial. La Fig. Hay una arquitectura signo multiplicador bit punto 5x5 fijo mostrado en la figura.
1. Análisis de los méritos de la sumador en serie
• que no requieren una gran cantidad de dispositivos sencillos, arquitectura de hardware;
• demasiado lento para realizar una operación de multiplicación de tiempo es al menos n veces la operación de adición;
Dado que aproximadamente un tercio de toda la operación aritmética de multiplicación, de modo que miembro de la multiplicación de alta velocidad es necesario.
2. La matriz multiplicador unsigned
Proporcionó dos enteros sin signo binarios A = am-1 ... a1a0, B = bn-1 ... b1b0
Sus valores son a y b, a saber:
(1) método de cálculo utilizado para proceso:
(2) sin signo multiplicador diagrama de bloques lógicos de una matriz
(3) 5 X 5 variedad de bit multiplicador sin signo no es circuito lógico
3. La matriz multiplicador unsigned
(1) 2 circuito de complemento
Ejemplo 1: 1.010 del complemento.
Ejemplo 2: 1011 complemento.
Método:
Desde el inicio de la a0 número más a la derecha, de derecha a izquierda hasta que encuentra el primer "1
", por ejemplo, AI = 1, 0≤i≤n. Por lo tanto, cada entrada a los bits de IA se dejan negada, es decir, 1 a 0, 0 a 1.
2 de circuito para complementación
Una matriz de multiplicador (2) con el símbolo A
(3) Estructura:
Incluyendo la etapa de complemento multiplicador aún complementado símbolo de matriz multiplicador.
En dicha estructura lógica, utilizando un total de tres control del complemento:
• dos operador complemento frontal está actuando:
los dos operandos A y B antes de la multiplicación es array multiplicador sin signo (miembro de núcleo), para convertirse en un número entero positivo.
• el operador complemento está actuando:
cuando las dos entradas son operandos símbolo inconsistentes, el resultado de la operación en un número con signo.
Después de la operación complemento necesario, los valores de código de A y B se suministran a la n × n bits sin signo array multiplicador, y de ese modo generan 2n bits producto:
A · B = P = p2n-1 ... p1p0 p2n = an⊕bn en el que P2n es el bit de signo.
En tercer lugar, el punto de división
el diseño de algoritmos División
Con n bits fraccionarios fijos:
Dividendo x, que es el código original [x] = XF originales. Xn-1 ... x1 x0
Divisor y, que es el código original [y] = YF original. Yn-1 ... y1 y0
Hay comercialmente q = x / y, que es el código original [q] = originales (xf⊕yf) + (0. xn-1 ... x1x0 / 0.yn-1 ... y1y0)
• 's cálculo simbólico QF = xf⊕yf el mismo que el código original de multiplicación;
• parte cálculo numérico de los negocios, en esencia, es el cociente de dos funcionamiento positivo.
1. etapa de cálculo mano recuento
Ejemplo: Supongamos dividendo x = 0,1001, el divisor y = 0,1011, una división decimal imitación, el proceso de búsqueda de cuenta de la mano de x ÷ y.
X ÷ y obtenido cociente q = 0,1101, y el resto es r = 0,00000001.
2. funcionamiento de la máquina diferente y el conteo manual
Una división de código original
El mismo resultado y el cálculo de la mano, pero el resto de lo que queda no es un verdadero
,
multi-viaje en el 2n, es resto correcto debería ser 2n × rn, a saber: 0,00000001
(1) En el ordenador, el punto decimal es fijo y no puede ser simplemente calculado utilizando el enfoque de la mano. Para facilitar la operación de la máquina,
el divisor Y fijo, el resto y dividendo por la izquierda (correspondiente a x 2).
(2) la máquina aritmética no mental, hay que restar primero, si el resto es positivo, y que sabía lo suficiente para corte; si el resto es negativo, corte suficiente para saber. El resto debe restaurar el corte original no es suficiente para continuar sus operaciones hacia abajo. Este método se llama el método del resto de recuperación.
(3) para restaurar el resto original, más el tiempo que el resto del divisor de corriente puede ser. Sin embargo, debido a restaurar el resto, de modo que el proceso de división se lleva a cabo el número de pasos no es fijo, y por lo tanto el control es más compleja.
En la práctica comúnmente utilizado método no restaurar, también conocido como de suma y resta métodos alternativos. Caracterizado durante el funcionamiento si no hay suficiente Guardar, la necesidad de recuperar el resto Los Símbolos El resto, el funcionamiento puede continuar a la baja, pero el número fijo de pasos, el control es simple.
3. Restaurar la Ley resto
Restando el número de dividendo, cuando se reduce lo suficiente, proveedor 1; cuando no comercialmente Guardar 0.
A medida que el proveedor de 0:00 si no fuera suficiente la reducción que no se pueden restar, pero ahora a las 0:00 juicio ya sea de negocios, ha reducido el divisor, con el fin de ser capaz de corregir la siguiente operación, se debe haber añadido de nuevo a perder divisor recuperar el resto. Este es el "
método del resto de recuperación
".
[Ejemplo 1] x = 0,1001, y = 0,1011, encuentre x método / y-restaurar utilizado.
Solución: [x] = el original [X] Complemento = x = 0.1001, [y] de llenado = 0.1011, [-y] = 1,0101 complemento
Cada vez equivalente al resto dada por 2, obtenido después el cociente de n bits, multiplicado por el equivalente de más de 2 ^ n, por lo que el último resto se debe multiplicar por 2 ^ (- n) es el valor correcto.
Por lo tanto: [q] = el original 01101 resto [R4] 0 = originales.
0000
0001
4. método alterna resta (método no restaurar)
Dado que el por encima de la restauración de proceso para restaurar el resto, de manera que la división del número de pasos no es fijo, el control es más compleja. En realidad, se utiliza
métodos alternativos resta.
Características: situación se produce cuando lo suficientemente proceso de operación de almacenamiento, no es necesario para restaurar el resto, pero de acuerdo con el signo del resto, para continuar por la operación, por lo que un número fijo de pasos, el control es simple.
reglas de operación:
Cuando el resto es positivo, el cociente 1 con un resto que queda uno, el número de deducción;
Cuando el resto es negativo, el cociente 0, el resto que queda uno, más el divisor.
[Ejemplo 2] x = 0,1001, y = 0,1011, encuentre x / y Método alternativo de suma y resta Solución: [x] originales = [x] Complemento = x = 0.1001, [y] de llenado = 0.1011, [- y] hasta. = 1.0101
[Ejemplo 3] x = 0,1011, y = 0,1101, encuentre x / y Método alternativo de suma y resta Solución: [x] originales = [x] Complemento = x = 0.1011, [y] de llenado = 0.1101, [- y] hasta. = 1,0011
El código original división diagrama de flujo resta alternativamente
principio resta diagrama lógico primitivo de métodos alternativos
divisor de gama
Divisor de matriz es una unidad de cálculo en paralelo, de fabricación de circuitos integrados a gran escala. En comparación con el divisor de serie anterior, la matriz de divisor sólo se requiere menos líneas de control, y puede proporcionar una velocidad satisfactoria operación de alta velocidad.
Hay varias formas de matriz divisor:
No restauración de array divisor;
Complementar divisor de matriz y similares.
1. El / restador (CAS) unidad controlable sumador
división Pipeline para matriz lógica paralelo.
de entrada Relación CAS y la unidad de salida se puede utilizar como un conjunto de ecuaciones lógicas representado por:
Si = Ai⊕ (Bi⊕P) ⊕Ci
Ci + 1 = (A + C) · (Bi⊕P) + AICI
• Cuando P = 0, que estamos familiarizados con un sumador completo (FA) de la fórmula:
Si = Ai⊕Bi⊕Ci
Ci + 1 = AiBi + + Aquí látigo
• Cuando P = 1, entonces diferenciación tienen la fórmula:
En el caso en el que la sustracción: una entrada que se refiere entrada borrow Ci, Ci + 1 se llama la salida de préstamo.
Para ilustrar la realización real de la unidad de circuito de CAS interna, la ecuación
Si = Ai⊕ (Bi⊕P) ⊕Ci
Ci + 1 = (A + C) · (Bi⊕P) + AICI
Convertir, el formulario se puede obtener:
En estas dos expresiones, cada uno de los tres pueden utilizar un circuito lógico combinacional (incluyendo el inversor) se logra. Por lo tanto el tiempo de retardo para cada una de las unidades básicas de la unidad de 3T CAS.
2. no restaurado array resto divisor (array de división, también llamado método alterna sustracción no restaurar).
En la división de la matriz no restaurar: • El resto cuando el número es positivo (ri ≥ 0), proveedor "1", la siguiente operación de sustracción, se complementan resta aritmética se implementa a 2, en cuyo caso
[XY] Complemento = [x] Complemento + [-y] arriba;
• Cuando el resto es negativa (ri <0), cociente "0" la próxima vez hacer una operación de suma;
• Después de cada operación para completar el resto dejó que desea, y luego hacer la adición o sustracción divisor; • señal por la posición número dos de la señal sumando juntos.
Ejemplo: x = 0.101001, y = 0,111, encontrar x ÷ y. [-Y] Complemento = 1,001
Ejemplo: x = 0.100101, y = 0,101, encontrar x ÷ y. [-Y] Complemento = 1,011
• x es un decimal dividendo de 6 bits (valor de doble longitud):
x = 0.x1x2x3x4x5x6
Se compone de la línea vertical de entrada y la línea superior en la diagonal a la derecha proporcionado.
• y es un divisor de tres cifras decimales
ｙ＝0.ｙ1ｙ2ｙ3
Es en esta matriz en una dirección diagonal. Esto se debe a:
En la porción izquierda del resto de la división del número requerido, las siguientes operaciones equivalentes se pueden utilizar en su lugar: Let resto mantiene estacionario es decir, en diagonal hacia la derecha y el divisor.
• la fila superior de la operación inicial realiza a menudo resta. Así, la línea de control en la fila superior de P se fija en "1"
• complementar resta aritmética se implementa a 2, a continuación, el extremo derecho de cada unidad CAS línea de realimentación se utiliza como la entrada inicial de transporte.
salida de acarreo más a la izquierda de cada línea celular • Determinar el valor de la empresa.
La realimentación de corriente a la siguiente línea de negocio, que será capaz de determinar el funcionamiento de la línea siguiente.
Debido a carry-out indicativo de señal de la señal del resto parcial actual, por lo tanto, va a determinar la operación de la línea siguiente será una adición o sustracción.
Visto desde la figura, el divisor de flujo matriz se compone de una matriz con un medio sumador controlable / restador (CAS) para lograr.
Extensión al caso general:
A (n + 1) bits además de la matriz de bits (n + 1) por la resta de la división alterna (n +1) 2 Ts unidades CAS, en el que los dos números (dividendo y el divisor) son operación positiva. n es el número de bits de mantisa.
Una matriz de divisor de no restauración para,
durante el funcionamiento:
• a lo largo de cada línea tiene un acarreo (o préstamo) de propagación;
• simultáneamente en todas las filas que llevan cadena es una conexión en serie;
tiempo de retardo • CAS de cada celda unidad es 3T.
Por lo tanto, a una 2n bits por n bits no restauración de array divisor, el número de células es (n + 1) 2, teniendo en cuenta de retardo de señal en el caso máximo, que el tiempo de ejecución brecha es
td = 3T (n + 1)
^ 2 donde n es el número de bits de mantisa.
