原文：RISC-V encuentra su punto de apoyo en un ecosistema de procesadores en rápida evolución
Autor: Agam Shah
Reimpreso de: https://thenewstack.io/risc-v-finds-its-foothold-in-a-rapidly-evolving-processor-ecosystem/
El siguiente es el texto
Pero la arquitectura del procesador de código abierto necesitará encontrar más apoyo de la comunidad de desarrolladores de software antes de que pueda rivalizar con las arquitecturas x86 y ARM en el centro de datos: resumen de la Cumbre RISC-V en Barcelona.
Pero las arquitecturas de procesadores de código abierto necesitan más apoyo de la comunidad de desarrollo de software antes de que puedan competir con las arquitecturas x86 y ARM en el centro de datos: conclusiones de la Cumbre RISC-V en Barcelona.
Los desarrolladores crecieron escuchando que ARM o x86 eran el núcleo de las PC y los servidores, pero está surgiendo una arquitectura alternativa llamada RISC-V.
Los desarrolladores han oído que ARM o x86 son el núcleo de las PC y los servidores, pero está surgiendo una arquitectura alternativa llamada RISC-V.
En los próximos años, algunas empresas inevitablemente enviarán PC y servidores que funcionen con procesadores RISC-V. Es probable que esos sistemas se ejecuten en Linux, ya que no se sabe que Microsoft esté desarrollando un sistema operativo Windows para la arquitectura.
En los próximos años, algunas empresas inevitablemente enviarán PC y servidores que funcionen con procesadores RISC-V. Es probable que estos sistemas se ejecuten en Linux, ya que no se sabe que Microsoft esté desarrollando un sistema operativo Windows para la arquitectura.
Pero hay grandes problemas con el ecosistema de software: el soporte de los desarrolladores es lamentable. RISC-V International, que está desarrollando la arquitectura del chip, habla más sobre hardware, con el software en un distante segundo lugar en prioridades.
Pero hay un gran problema con el ecosistema de software: el soporte de los desarrolladores es patético. RISC-V International, que está desarrollando arquitecturas de chips, habla más sobre hardware, con el software muy por delante como prioridad.
Soporte inicial
Desde su aparición hace casi una década, RISC-V rápidamente obtuvo el apoyo de los principales fabricantes de chips, incluido Apple, que instaló controladores en su Apple Silicon. Se han enviado alrededor de 10 mil millones de núcleos de chips basados en RISC-V. Más recientemente, Meta anunció un chip de inferencia de IA construido sobre la arquitectura RISC-V.
Desde su aparición hace casi una década, RISC-V ha obtenido rápidamente el apoyo de los principales fabricantes de chips, incluido Apple, que ha integrado el controlador en su silicio Apple. Se han enviado alrededor de mil millones de núcleos de chips basados en RISC-V. Recientemente, Meta anunció el lanzamiento de un chip de inferencia de IA basado en la arquitectura RISC-V.
La arquitectura del chip a menudo se denomina hardware equivalente a Linux. Es una tecnología de chip gratuita basada en una cultura de contribuyentes y el espíritu del código abierto, en el que una comunidad trabaja en conjunto para desarrollar y mejorar el producto.
La arquitectura del chip a menudo se conoce como el equivalente de hardware de Linux. Es una tecnología de chip gratuita basada en una cultura de contribuyentes y un espíritu de código abierto, donde la comunidad trabaja en conjunto para desarrollar y mejorar el producto.
RISC-V es una arquitectura de licencia gratuita, lo que significa que cualquiera puede incorporar una versión de la arquitectura en su propio chip.
RISC-V es una arquitectura con licencia gratuita, lo que significa que cualquiera puede incorporar una versión de la arquitectura en sus propios chips.
Los chips con RISC-V se pueden compilar como bloques de Lego: empresas que toman la arquitectura base y la completan con bloques de hardware propietarios que pueden incluir aceleradores para IA, gráficos o seguridad.
Los chips con RISC-V se pueden compilar como ladrillos Lego: las empresas toman una arquitectura básica y la compilan utilizando módulos de hardware propietarios que pueden incluir aceleradores para IA, gráficos o seguridad.
"Lo que alguna vez fue un experimento, un prototipo, está pasando rápidamente a producción", dijo Calista Redmond, durante un discurso de apertura en la Cumbre RISC-V del mes pasado en Barcelona.
"Lo que alguna vez fue un experimento, un prototipo, está pasando rápidamente a producción", dijo Calista Redmond durante un discurso de apertura en la Cumbre RISC-V del mes pasado en Barcelona.
La estructura de RISC-V lo hace adecuado para entornos nativos de la nube que manejan diversas aplicaciones y requisitos informáticos complejos.
La estructura de RISC-V lo hace adecuado para entornos nativos de la nube que manejan una variedad de aplicaciones y necesidades informáticas complejas.
Las instrucciones básicas mínimas están diseñadas para descargar rápidamente aplicaciones como IA y análisis a aceleradores como GPU o procesadores matemáticos especializados, que destacan en dichas tareas.
Las instrucciones básicas mínimas están diseñadas para descargar rápidamente aplicaciones como IA y análisis a aceleradores como GPU o procesadores matemáticos especializados, que son expertos en dichas tareas.
Los chips de Intel y AMD están alcanzando sus límites físicos y la flexibilidad de RISC-V proporciona una estructura para hacer avanzar la informática hacia el futuro.
Los chips de Intel y AMD están alcanzando sus límites físicos y la flexibilidad de RISC-V proporciona una estructura para impulsar la informática hacia el futuro.
Por ejemplo, RISC-V proporciona una vía para nuevas arquitecturas de hardware, como la computación dispersa, que está siendo investigada por la Actividad de Proyectos de Investigación Avanzada de Inteligencia, en la que las unidades de procesamiento están más cerca de los datos almacenados o en la memoria.
Por ejemplo, RISC-V proporciona una vía para nuevas arquitecturas de hardware, como la computación dispersa, que está siendo estudiada por la actividad de Proyectos de Investigación Avanzada de Inteligencia, donde las unidades de procesamiento están más cerca de los datos almacenados o en la memoria.
El Centro de Supercomputación de Barcelona propuso el concepto de fusionar CPU y memoria en un chip RISC-V, lo que reducirá el cuello de botella de memoria que plantean las aplicaciones de aprendizaje automático.
El Centro de Supercomputación de Barcelona ha propuesto el concepto de fusionar CPU y memoria en chips RISC-V, lo que reduciría los cuellos de botella de memoria provocados por las aplicaciones de aprendizaje automático.
"Lo que queremos de esto es en realidad realizar operaciones intensivas en memoria cerca de la memoria, como memcpy", dijo Umair Riaz, investigador del BSC, refiriéndose a la función de C++ para copiar bloques de memoria. Riaz también hizo referencia a la función spinlock y mencionó que la CPU que los ejecute en la memoria será más eficiente y rápida.
"Lo que queremos conseguir con esto es, en realidad, realizar operaciones intensivas en memoria cerca de la memoria, como memcpy", dijo Umair Riaz, investigador del BSC, refiriéndose a una función de C++ que copia bloques de memoria. Riaz también mencionó las funciones de bloqueo de giro y mencionó que las CPU que ejecuten estas funciones en la memoria serán más eficientes y rápidas.
"Al ejecutar funciones localmente, eventualmente obtendrás rendimiento y menos tráfico [de red] porque lo haces mucho más cerca de la memoria", dijo Riaz.
"Al ejecutar funciones localmente, se termina ganando rendimiento y menos tráfico [de red] porque lo haces más cerca de la memoria", dijo Riaz.
Escribir aplicaciones para chips RISC-V tan complicados puede ser una carga incluso para los programadores más valientes que desean codificar directamente en el hardware. Pero Intel quiere proporcionar las herramientas necesarias para que los codificadores comiencen a probar aplicaciones en entornos RISC-V simulados.
Escribir aplicaciones para chips RISC-V tan complejos también puede ser una carga para los programadores más intrépidos que desean codificar directamente en el hardware. Pero Intel quiere proporcionar las herramientas que los codificadores necesitan para comenzar a probar aplicaciones en un entorno RISC-V simulado.
Una API
La unidad de software Codeplay de Intel anunció recientemente el OneAPI Construction Kit, que incluye herramientas para que los desarrolladores prueben código en un entorno RISC-V simulado en PC x86.
La división de software Codeplay de Intel lanzó recientemente el kit de compilación OneAPI, que incluye herramientas para que los desarrolladores prueben código en un entorno RISC-V simulado en PC x86.
La característica distintiva del kit de construcción es la compatibilidad con SYCL, que permite a los codificadores escribir y compilar aplicaciones independientemente de la arquitectura del hardware, e Intel está dando los primeros pasos para llevar la compatibilidad con RISC-V al marco de programación paralela.
La característica distintiva del kit de compilación es la compatibilidad con SYCL, que permite a los codificadores escribir y compilar aplicaciones independientemente de la arquitectura del hardware, e Intel está dando los primeros pasos para llevar la compatibilidad con RISC-V al marco de programación paralela.
El kit incluye soporte para el compilador DPC++/C++ de Intel, que permite recompilar el código C++ para su uso en múltiples arquitecturas de hardware.
La suite incluye soporte para el compilador Intel DPC++/C++, que permite recompilar el código C++ para su uso en múltiples arquitecturas de hardware.
Los desarrolladores también pueden probar el código RISC-V en placas o sistemas de desarrollador similares a Raspberry Pi de empresas como Milk-V y StarFive. Ambas empresas ofrecen sistemas RISC-V de 64 bits de alto rendimiento con soporte para Linux.
Los desarrolladores también pueden probar el código RISC-V en placas de desarrollo como Raspberry Pi o sistemas de empresas como Milk-V y StarFive. Ambas empresas ofrecen sistemas RISC-V de 64 bits de alto rendimiento compatibles con Linux.
El soporte para herramientas de Linux en RISC-V es tibio. Solo un puñado de paquetes son totalmente compatibles, y eso incluye el sistema operativo Ubuntu, Gnu Toolchain, OpenvSwitch, Apache Nuttx y Spidermonkey para Mozilla.
El soporte para herramientas de Linux en RISC-V es tibio. Sólo unos pocos paquetes son totalmente compatibles, entre ellos Ubuntu OS, Gnu Toolchain, OpenvSwitch, Apache Nuttx y Mozilla's Spidermonkey.
Muchos paquetes para RISC-V funcionarán razonablemente bien, pero aún no son totalmente compatibles. Por ejemplo, la comunidad de desarrolladores de RISC-V en China informó que más del 80% de los paquetes de código abierto de Fedora ahora son compatibles con RISC-V.
Muchos paquetes para RISC-V funcionan bien, pero aún no son totalmente compatibles. Por ejemplo, la comunidad de desarrolladores RISC-V de China informa que más del 80% de los paquetes en Fedora de código abierto ahora son compatibles con RISC-V.
Algunos paquetes clave, como Pytorch, GCC, TensorFlow y OpenJDK, funcionarán, pero aún no son totalmente compatibles. Se está desarrollando soporte para aplicaciones de código abierto como LibreOffice y Firefox. Google está acelerando su soporte de AOSP (Proyecto de código abierto de Android) en RISC-V, que será una parte importante de la próxima especificación de arquitectura.
Algunos paquetes clave como Pytorch, GCC, TensorFlow y OpenJDK funcionan pero aún no son totalmente compatibles. Se está creando soporte para aplicaciones de código abierto como LibreOffice y Firefox. Google está acelerando el soporte para AOSP (Proyecto de código abierto de Android) en RISC-V, que será una parte importante de la próxima especificación arquitectónica.
Los fabricantes de chips de servidor RISC-V, Esperanto Technologies y Ventana Micro Systems, han anunciado chips de servidor para computación en la nube, pero no han hablado mucho sobre soporte de software o modelos de programación. Esperanto ha portado el modelo Open Pre-Trained Transformer de Meta a su servidor RISC-V.
Los fabricantes de chips de servidor RISC-V, Esperanto Technologies y Ventana Micro Systems, han anunciado chips de servidor para computación en la nube, pero no han dicho mucho sobre el soporte de software o los modelos de programación. Esperanto ha portado el modelo de transformador abierto preentrenado de Meta a su servidor RISC-V.
RISC-V International, que está desarrollando la especificación arquitectónica, está tratando de resolver ese problema con el establecimiento del ecosistema de software RISC-V, también llamado RISE, para crear las herramientas de software subyacentes y el middleware para los sistemas RISC-V. Los patrocinadores iniciales incluyen empresas como Google, Intel, Nvidia, Qualcomm, Samsung y Ventana.
RISC-V International, que está desarrollando la especificación arquitectónica, está tratando de resolver este problema estableciendo el ecosistema de software RISC-V (también conocido como RISE) para crear las herramientas de software subyacentes y el middleware para los sistemas RISC-V. Los patrocinadores iniciales incluyen a Google, Intel, Nvidia, Qualcomm, Samsung y Ventana, entre otros.
Mark Himelstein, director de tecnología de RISC-V International, en la cumbre habló de que RISC-V toma una página de las raíces culturales de la cultura Linux, con contribuyentes que contribuyen a los intereses compartidos.
El director de tecnología internacional de RISC-V, Mark Himelstein, habló en la cumbre sobre RISC-V a partir de las raíces culturales de la cultura Linux, donde los contribuyentes contribuyen al bien común.
"Esa cultura de contribuyentes significa avanzar en RISC-V y otras comunidades donde el código abierto y los estándares abiertos desempeñan un papel", dijo Himelstein, y agregó "eso no significa que se esté trabajando en las piezas del rompecabezas que se están mercantilizando rápidamente".
"Esta cultura de contribución significa estar en la fase inicial de la comunidad donde RISC-V y otros estándares abiertos y de código abierto desempeñan un papel", dijo Himelstein, y agregó: "No significa que estés trabajando en una pieza del rompecabezas que se está construyendo". rápidamente mercantilizado.
Tampoco existe una estructura para el codiseño de hardware y software que facilite a los codificadores el uso de sistemas x86 y ARM. RISC-V primero desarrolla una especificación de hardware y la compatibilidad con Linux llega más tarde. Esto es muy diferente a Intel, que actualiza los controladores de Linux para un chip antes de su lanzamiento, lo que garantiza que el hardware sea compatible con la última versión del sistema operativo.
El codiseño de hardware y software tampoco está estructurado, lo que facilita a los codificadores trabajar con sistemas x86 y ARM. RISC-V desarrolló primero la especificación de hardware y la compatibilidad con Linux llegó más tarde. Esto es muy diferente de Intel, que actualiza los controladores de Linux antes de lanzar un chip para garantizar que el hardware sea compatible con la última versión del sistema operativo.
China, aunque
Los esfuerzos de software de RISC-V también carecen de una fuerza de la naturaleza como Linus Torvalds que pueda impulsar un proyecto por pura voluntad. RISC-V tampoco es lo suficientemente común como para atraer a un ejército de desarrolladores.
El trabajo del software RISC-V también carece de la fuerza de la naturaleza similar a la de Linus Torvalds que puede impulsar un proyecto por pura voluntad. RISC-V tampoco es lo suficientemente común como para atraer a una gran cantidad de desarrolladores.
Pero el panorama es diferente con China, que está adoptando RISC-V a gran escala para crear chips locales y reducir su dependencia de la tecnología occidental. Los desarrolladores en China se están arremangando y contribuyendo con codificación para sistemas operativos compatibles con RISC-V para Linux.
Pero a diferencia de la situación en China, China está adoptando RISC-V a gran escala para fabricar chips autóctonos y reducir su dependencia de la tecnología occidental. Los desarrolladores en China se están arremangando y contribuyendo con código al sistema operativo compatible con RISC-V de Linux.
Su motivación es simple: un enfoque de ingeniería está impulsando la iniciativa RISC-V de China, no la política, y hay mucha motivación para que los desarrolladores creen soporte para el sistema operativo, especialmente con la última tecnología de chips occidental fuera de la vista debido a las restricciones de exportación.
Sus motivaciones son simples: las prioridades de ingeniería están impulsando los planes RISC-V de China, no la política, y los desarrolladores tienen muchos incentivos para crear soporte para el sistema operativo, especialmente en un país que no ve la última tecnología de chips occidental debido a las restricciones a la exportación.
Las empresas chinas están desarrollando algunos de los chips RISC-V más sofisticados y la comunidad agrega soporte para más paquetes diariamente. Muchos de los principales contribuyentes a Fedora, Debian, Gentoo y Arch Linux, la cadena de herramientas GNU y Clang están en China.
Las empresas chinas están desarrollando algunos de los chips RISC-V más avanzados y la comunidad agrega soporte para más paquetes cada día. Muchos de los principales contribuyentes a Fedora, Debian, Gentoo y Arch Linux, la cadena de herramientas GNU y Clang tienen su sede en China.
La comunidad RISC-V en China también está liderando un esfuerzo de base para brindar soporte para ROCm (que es el marco de programación paralela de AMD) a los procesadores RISC-V. AMD no respondió a las solicitudes de comentarios sobre si participó en la migración de ROCm a RISC-V.
La comunidad RISC-V de China también está liderando un esfuerzo de base para brindar soporte para ROCm (el marco de programación paralela de AMD) a los procesadores RISC-V. AMD no respondió a una solicitud de comentarios sobre si participa en la migración de ROCm a RISC-V.
Fin del texto
-
Acerca de HS-2
La placa base universal HS-2 RISC-V es una placa base mATX estándar diseñada para desarrolladores desarrollada conjuntamente por Pengfeng Technology y sus socios. Está preinstalada con un paquete de software personalizado y desarrollado por Pengfeng Technology para servidores de alto rendimiento RISC-V. Incluye varios puntos de referencia estándar, un compilador GCC que admite la extensión V, una biblioteca informática, middleware y una variedad de aplicaciones de servidor típicas.
La placa base universal HS-2 RISC-V está equipada con un procesador doméstico RISC-V de 64 núcleos (SG2042). SG2042 es el procesador RISC-V de mayor rendimiento actualmente en producción en masa. Está diseñado principalmente para las necesidades de la informática de alto rendimiento y es adecuado para escenarios de aplicaciones de gran potencia informática, como la informática científica, la informática de ingeniería, la informática de inteligencia artificial y la informática de fusión. .
