Tiempos de configuración y espera, márgenes y soluciones temporales
-
- Establecer restricciones de tiempo (en comparación con la línea roja en la figura): Tco + Tcomb < Tskew + T - Tsetup
- Mantenga las restricciones de tiempo (en comparación con la línea verde en la figura): Tco + Tcomb > Tskew + Thold
- Margen de tiempo de configuración: T + Tskew - Tsetup - Tco - Tcomb > 0
- Margen de tiempo de espera: Tco + Tcomb - Tskew - Thold > 0
- ejemplo:
Establecer restricciones de tiempo (en comparación con la línea roja en la figura): Tco + Tcomb < Tskew + T - Tsetup
Antes de que llegue el reloj, los datos deben prepararse con anticipación para que el reloj pueda muestrearlos correctamente. Se requiere que la ruta de datos llegue al flip-flop D más rápido que la ruta del reloj.
- Tco: Retraso desde el terminal del reloj de registro al terminal Q
- Tcomb: retardo de lógica combinacional
- Tskew: sesgo de reloj
- T: periodo de reloj
- Tsetup: tiempo de configuración
Mantenga las restricciones de tiempo (en comparación con la línea verde en la figura): Tco + Tcomb > Tskew + Thold
Después de que llegue el reloj, los datos serán estables durante un período de tiempo, lo que requiere que el próximo retraso de datos llegue después del tiempo de espera para evitar que los datos se laven.
- Thold: tiempo de construcción
Margen de tiempo de configuración: T + Tskew - Tsetup - Tco - Tcomb > 0
medida:
- T: reducir la frecuencia
- Tskew: lugar y ruta
- Tcomb: retardo de lógica combinatoria, optimización de código
- Tsetup, Tco: determinado por el fabricante
Margen de tiempo de espera: Tco + Tcomb - Tskew - Thold > 0
medida:
- T: independiente de la frecuencia
- Tcomb: aumenta el retraso de la lógica combinatoria
- Tskew: lugar y ruta
- Thold, Tco: determinado por el fabricante
ejemplo:
Teniendo en cuenta el retraso de la red de línea, los diversos valores de retraso (unidad: ns) de un circuito son los siguientes, y el ciclo de reloj es de 15 ns. ¿Juzgue si hay una violación en el tiempo de configuración y el tiempo de espera del circuito?
Considere el caso más extremo
建立时间余量
T + Tskew - Tsetup - Tco - Tcomb > 0
15 + 2 + 5 + 2 - 2 - 2 - 11 - 2 - 9 - 2 > 0
24 - 28 > 0
El margen de tiempo de configuración es inferior a 0, por lo que existe una infracción.
保持时间余量
Tco + Tcomb - Tskew - Thold > 0
1 + 9 + 1 + 6 + 1 - 3 - 9 - 3 - 2 > 0
18 - 17 > 0
El margen de tiempo de espera es mayor que 0, por lo que no hay infracción.