Registros de sintaxis comunes de Verilog

1. caso

1. Cuando las condiciones de activación son diferentes

El código es el siguiente (ejemplo):

case(state)
        IDEL : if(ack = 1) A <= 1'b1; else A <= 1'b0; 
        START_1 : if(ack = 2) A <= 1'b1; else A <= 1'b0;
        default : A <= 1'b0;
endcase

2. Cuando las condiciones de activación son las mismas

El código es el siguiente (ejemplo):

case(state)
        IDEL,ACK1,ACK2,ACK3 : if(ack = 1) A <= 1'b1; else A <= 1'b0; 
        START_1 ,START2,WR_DATA: if(ack = 2) A <= 1'b1; else A <= 1'b0;
        default : A <= 1'b0;
endcase

Las condiciones de activación aquí también están separadas por comas.


Supongo que te gusta

Origin blog.csdn.net/Lethe_01/article/details/124466520
Recomendado
Clasificación