Memoria Flash serial W25Q128JV 128Mbit

1. Información

La memoria se divide primero en 256 bloques borrables. Cada bloque se puede dividir en 16 sectores, cada 4 KB. Cada sector se puede dividir en 16 páginas. 256 bytes por página.

Es decir, hay un total de 65536 páginas programables, 4096 sectores y 256 bloques.

Diagrama de bloques de almacenamiento

2. Escribir datos

Se pueden escribir hasta 256 bytes a la vez.

3. Borrar datos

Cuando se borra una página, puede estar en grupos de 16 páginas (tamaño de sector de 4 KB),

O según un grupo de 128 páginas (tamaño de bloque de 32 KB),

O un grupo de 256 páginas (bloques de 64 KB),

O todo el chip

4. SPI

Comunicación SPI estándar (modo 0 y modo 3), la frecuencia del reloj es de 133 MHz. Los comandos SPI estándar usan el pin de entrada DI para escribir comandos, direcciones o datos en serie en el dispositivo en el borde ascendente de CLK. El pin de salida DO se utiliza para leer datos o estado del dispositivo en el borde descendente de CLK.

Cuando el maestro de bus SPI está en estado de espera y los datos no se transfieren a la memoria flash en serie, la principal diferencia entre el modo 0 y el modo 3 es el estado normal de la señal CLK.

(1) Para el modo 0, la señal CLK suele ser baja en los flancos ascendente y descendente de / CS.

(2) Para el modo 3, la señal CLK suele ser alta en los flancos ascendente y descendente de / CS

5. Selección de chips

El pin de selección de chip SPI (/ CS) habilita y deshabilita el funcionamiento del dispositivo.

(1) Cuando / CS es alto, el dispositivo se deselecciona y los pines de salida de datos en serie (DO o IO0, IO1, IO2, IO3) están en un estado de alta impedancia. Cuando se deselecciona, el consumo de energía del dispositivo estará en un estado de espera a menos que se esté realizando un ciclo interno de borrado, programa o registro de estado de escritura.

(2) Cuando se baja / CS, se seleccionará el dispositivo, el consumo de energía aumentará al nivel activo y las instrucciones se pueden escribir o leer desde el dispositivo.

Después del encendido, / CS debe pasar de alto a bajo antes de aceptar nuevos comandos.

La entrada / CS debe rastrear el nivel de la fuente de alimentación de VCC durante el encendido y apagado (consulte "Protección contra escritura" y la Figura 58).

Si es necesario, se puede usar una resistencia pull-up en el pin / CS para lograr esto.

6. Registros de estado y configuración

W25Q128JV proporciona tres registros de estado y configuración.

[Instrucciones de registro de estado de lectura-1/2/3] Se puede utilizar para proporcionar el estado sobre la disponibilidad de la matriz de memoria flash, independientemente de si el dispositivo está habilitado o deshabilitado para operaciones de escritura, estado de protección contra escritura, configuración de Quad SPI, estado de bloqueo del registro de seguridad, borrar / Programar estado de suspensión, potencia de transmisión de salida, encendido.

[Comando de registro de estado de escritura] Se puede utilizar para configurar la función de protección contra escritura del dispositivo, la configuración de Quad SPI, el bloqueo de OTP del registro de seguridad y la potencia del controlador de salida. El acceso de escritura al registro de estado está controlado por el estado del bit de protección del registro de estado no volátil (SRL), el comando de habilitación de escritura y durante la operación estándar / doble SPI

Registro de estado 1

Registro de estado 2

Registro de estado 3

Cuando las acciones de borrado y programa involucran datos de área en el estado protegido, este comando será ignorado.

7. Identificación del fabricante y del dispositivo

8. Conjunto de instrucciones

Ligeramente (se agregará más tarde)

9. Implementación del código