Procesador arquitectura del conjunto de instrucciones

arquitectura de procesador distintiva arquitectura del conjunto de instrucciones del microprocesador

0 conocimientos previos

sistema digital requiere tres componentes principales:

• función lógica combinacional operación de bit calculado (ALU)
• elementos de memoria de bits almacenados (registros)
• Una señal de reloj de control de la actualización del elemento de memoria

instrucción

Un procesador de instrucción se completa el proceso de

Recuperación de instrucciones, decodificación de instrucciones y ejecutar las instrucciones

• Fetch (FETCH)
  bytes de instrucción fase valor leído de memoria en la memoria de instrucciones (CPU) es, la dirección del contador de programa (PC) de valor.
  Se calcula la instrucción de corriente de una manera secuencial la dirección de la instrucción siguiente (valor de PC más la longitud de la instrucción ha sido eliminado)
• La decodificación (recepción)
  la ALU leer hasta dos operandos del archivo de registro (conjunto de registros de propósito general). (Es decir, una lectura de hasta el contenido de dos registros)
• Ejecución (Ejecutar)
  en la etapa de ejecución de acuerdo con el tipo de instrucción, la unidad / lógica aritmética (ALU) para diferentes propósitos. Otros comandos, que se calcularán como un aumento sumador o disminuir el puntero de pila, o el cálculo de una dirección eficaz, o, simplemente, la adición de 0, una entrada a la salida.
  Estado de registro de código (CC) bits hay tres condiciones. ALU responsable de calcular el nuevo valor del código de condición. Cuando se ejecuta una instrucción de salto, se calculará la rama y la señal CND saltar condición de tipo de código.

ciclo de reloj
ciclo de la máquina
ciclo de instrucción

programa

Cuando escribimos programas pueden realmente código de programa se divide en dos partes,
una parte de un programa escrito después de la finalización de la modificación ya no los necesitaba (es decir, la sección de código lógico) la instrucción
se completa después de otra parte de la programación con su contenido se ejecute el programa y la parte cambiante (es decir, la definición de las variables). Datos de
la estructura de Harvard y la arquitectura von Neumann es la diferencia para el almacenamiento de este código de dos partes.

nota

arquitectura de procesador y conjunto de instrucciones del procesadorNo hay una correspondencia entre particular,.

conjunto de instrucciones X86 se puede emplear con la microestructura de MIPS, conjunto de instrucciones MIPS se puede utilizar en los procesadores microestructura x86.

Del conjunto de instrucciones arquitectura del procesador no determina

1 Arquitectura del conjunto de instrucciones (conjunto de instrucciones Arquitectura, ISA)

A soportes procesador instrucciones byte nivel y instrucciones codificadas llaman su sistema de arquitectura ISA conjunto de instrucciones. Establece la manera en que el procesador para identificar estas instrucciones de montaje, así como la forma de interactuar con las capas superiores.

El conjunto de instrucciones en el que algunos, 0000 en nombre del complemento, por lo que la misma cadena binaria se interpreta de manera diferente en diferentes conjuntos de instrucciones.

CISC (conjunto de instrucciones complejo)

(Complex Instruction Set Computer)】
Intel x86的,

conjunto de instrucciones reducido (RISC)

Reduced Instruction Set Computer
usando instrucciones RISC CPU en el servidor de gama alta, principalmente Compaq (Compaq, que el nuevo HP) de la empresa Alfa, PA-RISC de HP, PowerPC de IBM, MIPS de MIPS y el sol de Sparc .

diferencia

1. Instrucción: diseñadores RISC para centrarse en aquellas instrucciones de uso frecuente, tratar de hacerlos simple y eficiente. Para funciones de uso común, a menudo realizado por una combinación de comandos. Por lo tanto, al aplicar funciones especiales en equipos basados ​​en RISC, puede ser menos eficiente. Pero podría ser mejorado y compensar el uso de la canalización y técnicas superescalares. Mientras que la instrucción CISC equipo conjunto rico, con instrucciones especiales para realizar funciones específicas. Por lo tanto, cuanto mayor sea la eficiencia de las tareas especiales.

2. Las operaciones de memoria: la memoria RISC ha límites de funcionamiento, el control se puede simplificar, y la instrucción de la operación de varias máquinas CISC memoria, la manipulación directa.

3. Programa: programa en lenguaje ensamblador CISC generalmente requiere más memoria, el programa de función especial de la implementación de complejos y difíciles de diseñar, y RISC programación en lenguaje ensamblador programa de computación relativamente simple, científica y relativamente fácil de diseñar una operación complicada, de alta eficiencia.

4. Interrupción: ordenador RISC en el lugar apropiado en respuesta a la ejecución de una instrucción puede ser interrumpido, pero el tiempo es corto en comparación con instrucciones CISC para la ejecución, la respuesta oportuna de interrupción; mientras que la computadora CISC es una instrucción ejecutada después de la respuesta de interrupción.

5.CPU: CPU RISC con menos circuito de la unidad, y por lo tanto pequeño tamaño, bajo consumo de energía; CISCCPU la unidad de circuito contiene una gran cantidad, tan poderoso, de gran superficie, alto consumo de energía.

6. ciclo de diseño: arquitectura de microprocesador RISC simple y compacto diseño, un ciclo de diseño corto y fácil de utilizar la última tecnología; compleja arquitectura de microprocesador CISC, la duración del ciclo de diseño.

7. Usuario: arquitectura de microprocesador RISC es simple, la instrucción regular, rendimiento, fácil de entender, fácil de usar; arquitectura de microprocesador CISC complejo, potente, fácil de implementar características especiales.

8. Aplicaciones: Debido a determinar conjunto de instrucciones CISC asociada a un campo particular de aplicación, es más conveniente para la máquina dedicada ordenador CISC; el equipo RISC es más conveniente para la máquina de propósito general.

2 arquitectura de procesador (arquitectura CPU)

arquitectura de la CPU, la arquitectura del procesador, la arquitectura de procesador central. . . cualquier

Arquitectura de von Neumann

También conocida como la Arquitectura de Princeton (Princetionarchitecture). esEstamos hablando de la arquitectura X86

características estructurales

El núcleo es:datos e instrucciones mixtos, unificadas de direccionamiento. instrucciones y datos del programa de memoria de una estructura de memoria combinada.
La búsqueda de instrucción y de recuperación de operando están en el mismo bus, a modo de multiplexación por división de tiempo. Comparten la misma estructura de bus, de modo que el flujo de transporte que sean limitativos de los cuellos de botella de ordenador, que influye en la velocidad de procesamiento de datos. Figura

Desde las instrucciones del programa de direcciones almacenada y los datos almacenados se dirigió a una ubicación diferente en la misma memoria física, y por lo tantolas instrucciones y los datos del programa de anchura mismos.


Distinguir que es la orden y los datos que son sustancialmente los métodos siguientes:

1, la instrucción se registra y distinguir entre el ciclo de datos e instrucciones. Por ejemplo: segmento CS (segmento de código segmento de código) y un DS de segmento (segmento de datos datasegment), el primero se considera a las instrucciones de la CPU son almacenados, el cual los datos se almacenan en que la CPU;

2, para distinguir entre las instrucciones y datos a través de diferentes períodos de tiempo, extraído en la etapa es buscar a la instrucción, se extrae datos de etapa de ejecución.

Ventajas y desventajas

Estructura simple, fácil de implementar, de bajo costo, baja eficiencia

p.ej

microprocesador x86 de Intel

arquitectura de von Neumann se basa principalmente en un equipo diferente compradores utilizan el camino de la computadora - una variedad de usuarios de entretenimiento, diversos tipos de usuarios, tales como el desarrollo profesional, y la instalación de una amplia gama de software, las actualizaciones con frecuencia se ocupan de una variedad de software que se ejecuta de forma simultánea la prioridad es vaga, chips Intel no tiene los mecanismos y líneas prioritarias de cada programa de distribución a fondo inteligente, prioridades de asignación y de la maquinaria de tuberías, pero fáciles de hacer el inconveniente de usuario.

ARM7 CPU serie tiene una gran cantidad de dinero, que no forma parte de la memoria caché interna de la CPU, como ARM7TDMI, es pura arquitectura de von Neumann, y otra caché de datos y la memoria caché de instrucciones utilización de la CPU interna separada una arquitectura Harvard.

arquitectura Harvard

características estructurales

Es la instrucción independiente y una zona de datos. Direccionamiento independiente, incluso si la misma dirección, los datos no son lo mismo. tanLas instrucciones y los datos pueden tener diferentes anchuras de datos, Como Chip PIC16 instrucciones de programa de Microchip es de 14 bits de ancho, pero los datos es de 8 bits de ancho.

arquitectura Harvard, ya que la extracción de instrucción y acceso a datos, respectivamente, a travésespacio de almacenamiento diferente y distinta de autobuses, De modo que cada instrucción puede serLa superposición de ejecuciónTal que supera el cuello de botella del flujo de datos, para mejorar la velocidad de procesamiento. arquitectura Harvard hace hincapié en la velocidad y flexibilidad de la configuración del sistema global de la comunicación y el procesador. El propósito es reducir el cuello de botella de acceso de memoria cuando el programa se ejecuta.
　　El ejemplo más común de una operación de convolución, una búsqueda de instrucción dos operandos de forma simultánea, mientras que el procesamiento en paralelo, así como una operación de búsqueda, si el programa y los datos a través de un acceso al bus, y el acceso traen se producirá un conflicto, la eficacia de este ciclo de gran cantidad de cálculo es muy desfavorable. arquitectura Harvard, básicamente, puede resolver el traer y tomar el número de conflictos.

Ventajas y desventajas

Complejo pero de alta eficiencia estructural, altos requerimientos de procesamiento de los dispositivos periféricos conectados, la memoria periférica no es adecuado para extendida

p.ej

Actualmente el uso de procesadores centrales y microcontroladores arquitectura Harvard, hay muchos, DSP y ARM representados.
Alto rendimiento refleja menos agencias de Harvard en el programa y el tipo de patrón que se ejecuta en el microcontrolador, la plataforma de chip DSP, ya que los productos de entretenimiento electrónico individuales la actualización del software es relativamente pequeña, la aplicación puede ser compilado como un núcleo, el uso más eficiente de la tecnología de tuberías, la máxima eficiencia.
Además de la familia PIC de Microchip de los chips, así como la serie MC68 de Motorola, Z8 serie de Zilog, serie AVR de Atmel y de ARM ARM9, ARM10 y ARM11.

modificado de Harvard

Aunque la arquitectura Harvard modificada también utiliza dos memorias diferentes: una memoria de programa y memoria de datos, pero el bus de direcciones de la memoria dos fusionada, bus de datos también se fusionaron, es decir, la arquitectura original de Harvard requiere de cuatro autobuses diferentes, la mejora requiere dos buses.

características estructurales

Dos módulos de memoria separadas, almacenar instrucciones y datos, respectivamente, cada bloque de memoria no se les permite a las instrucciones coexistir y de datos, a fin de lograr el procesamiento en paralelo;

Tener un bus de dirección independiente y un bus de datos separado, utilizando un bus de direcciones común para acceder a dos módulos de memoria (módulos de memoria y el módulo de almacenamiento de datos de programa), se utilizaron para completar el módulo de bus de datos común o de almacenamiento de datos que almacena un programa y un módulo de CPU la transmisión de datos entre el;
dos autobuses de tiempo compartido por la memoria de programa y memoria de datos.

p.ej

Los procesadores de hoy en día, basándose en la existencia CACHE ha sido muy bueno para unificarlos arriba. Los procesadores de hoy en día, aunque el bus externo se ve la arquitectura Neumann, pero debido a la caché interna, por lo que, de hecho, el punto de vista interno tiene una estructura similar de la Universidad de Harvard modificada.

Procesador 3 microestructura (micro-arquitectura)

Después de que el procesador reconoce estas instrucciones, es lo que la microestructura de cómo llevar a cabo estas instrucciones. Por ejemplo, se puede diseñar la ALU tres sumadores, mientras que la realización de la instrucción Además tres en un ciclo que también puede ser diseñado un dos multiplicaciones + sumador ALU, un sumador + realizar dos instrucciones se multiplican de forma simultánea en una dentro de ciclo.

4 basado en la arquitectura de la empresa

arquitectura ARM

compañía brazo

x86

MIPS

PowerPC