Principios del sistema de almacenamiento Capítulo ordenador (1)

jerarquía del sistema de 4,1 almacenamiento

1. Sistema de almacenamiento básico

1. El programa de dispositivo de entrada y los datos en la memoria principal;
2. traiga instrucciones de la CPU;
3. CPU lee los datos durante la ejecución de las instrucciones;
4. CPU resultados de la operación de escritura no simultánea;
5. Resultado dispositivo de salida;

2. Hace que la memoria principal lenta

• el crecimiento de la memoria principal no están sincronizados con la CPU;
• memoria de acceso múltiple durante la ejecución de las instrucciones;
  

3. Las principales causas de la capacidad de memoria insuficiente

• Los factores técnicos existen restricciones determinadas por la capacidad de la CPU placa base, la placa base y otros indicadores de la técnica relacionada
  
• principales aplicaciones de memoria continúa expandiéndose
  

4. La estructura jerárquica de la jerarquía de almacenamiento

• L1 caché integrada en la CPU, sub-datos de la caché (D-Cache) y las instrucciones de la caché (I-Cache)
• Temprano en L2 Cache CPU en la placa base o integrado con la misma placa de circuito. Con la mejora de proceso L2 Cache está integrado en el núcleo de la CPU, independientemente de la D-Cache, y I-caché

arquitectura Harvard (arquitectura Harvard)

• Una estructura de memoria que almacena instrucciones y datos se almacenan por separado, y puede apoyar: almacenar datos e instrucciones en paralelo, se espera que la instrucción para mejorar la eficiencia del procesador; Además, las instrucciones y los datos pueden tener diferentes anchuras de datos, tales como PIC16 de Microchip instrucciones de programa de chips es de 14 bits de ancho, pero los datos es de 8 bits de ancho.
• Arquitectura Harvard actualmente en uso: Serie PIC, la serie de Motorola MC68, Z8 serie de Zilog, serie AVR de Atmel y ARM de ARM9, ARM10 y ARM11.

La base teórica de la estructura jerárquica del sistema de almacenamiento 5

Principio de localidad

localidad temporal

• Ahora la información se accede a 2 se accederá de nuevo en un futuro próximo
• La estructura del programa refleja la localidad temporal: estructura de bucle

localidad espacial

• 2 información de acceso ahora, el siguiente tiempo de acceso a la información en las proximidades de 2
• Estructura de un programa incorporado localidad espacial: Estructura Secuencia

---

4.2 Organización de los datos de la memoria principal

1. palabra almacenamiento

• El número de bits de una celda de memoria contenida en la memoria principal;
• Actualmente la mayoría de los bytes de memoria principal del ordenador dirigida memoria de la palabra longitud también es cada vez mayor, como por ejemplo una longitud de palabra de 16 bits, longitud de palabra de 32 bits y la longitud de palabra de 64 bits;

2. La relación entre el almacenamiento de datos y los límites

1. Por el almacenamiento de datos de alineación límite
   
2. falla de almacenamiento de datos de alineación con límites
   
3. relación de alineación límite con la dirección de memoria (en el Ejemplo 32)
   

• Dirección de inicio de los datos de alineación de límites de palabra doble 000 es el último (múltiplo entero de 8 bytes) tres;
• El final de una larga lista de direcciones de inicio alineado dos límite 00 (un múltiplo entero de 4 bytes);
• La mitad de longitud de la alineación límite de la dirección de inicio del último bit es 0 (un múltiplo entero de 2 bytes)

3. El almacenamiento de big-endian y little-endian

Modo-big endian y little-endian se detalla

• Big-endian: la dirección de byte más alto (MSB) de dirección de los datos
  que se corresponde con el byte alto de la dirección de baja y de alta dirección corresponde byte bajo
• Poco-endian: el byte de dirección más baja (LSB) dirección de los datos
  que se corresponde con el byte bajo de la dirección de baja, alta dirección corresponde byte alto
  
  ejemplo: 0x12 34 56 78 digitales almacenados en la memoria

大端模式下：
低地址----------->高地址
0x12 | 0x34 | 0x56 | 0x78
小端模式下：
低地址----------->高地址
0x78 | 0x56 | 0x34 | 0x12

---

4.3 funciona la memoria estáticas

estructura de la célula de memoria 1.SRAM

funcionamiento de la unidad de almacenamiento 2.SRAM

proceso de escritura

leer proceso

permanecen

3. La estructura de SRAM

Memoria estática se divide en una estructura de codificación única y la doble estructura del decodificador de


estructura de memoria 6116 estática

estructura de memoria 2114 estática

---

4.4 funciona la memoria dinámica

1.SRAM unidad de almacenamiento insuficiente

La estructura básica de la célula de memoria 2.DRAM

Funciona unidad de almacenamiento 3.DRAM

Recargar la unidad de almacenamiento 4.DRAM

• ciclo de actualización: intervalo de tiempo entre dos actualizaciones;
• DRAM de refresco doble estructura para la decodificación de filas, necesidad de conocer el número de filas de la matriz de memoria de chip Rdam;
• Dirección de actualización propuesta por el contador de direcciones de refresco

5.DRAM contraste con la SRAM

6. Otros configuración de células de memoria DRAM

---

4.5 Expansión de almacenamiento

Conceptos básicos y tipos de expansión de almacenamiento

Que comprende la extensión de expansión de almacenamiento de bits, la palabra extensión, extensión de la palabra bits, independientemente del tipo de expansión de almacenamiento debe ser completado entre las líneas de la CPU y la memoria principal de direcciones, líneas de datos, control de cable

Ejemplo extensión 2 bit

Ejemplo 3. Palabra Extended

4. bits de la palabra mientras se extiende