caché de la CPU
La presencia de tres niveles:
Nota: No se CPU tiene su propia caché L1 y L2, pero el multi-núcleo compartida L3. CPU lee los datos: L1 > L2> L3> Memoria> disco duro problema de la consistencia de datos más caché: una pluralidad de caché sostener simultáneamente un conjunto de datos, que será modificado admitirlo, fabricantes de CPU para discutir un acuerdo, llamado protocolo MESI. protocolo MESI añade cuatro estados de la caché de datos:
Multiprocesador es: caché de datos de la CPU para ser notificado de los cambios a otra CPU. instrucción de la operación de la CPU reordenación ejecutado después de la CPU será secuenciación de instrucciones. (No cambia el resultado) ya caché L3 es compartida. A los efectos de no esperar, la secuencia de control de ejecución de la CPU de instrucciones. Con el fin de mejorar la eficiencia del paralelo. barreras de memoria CPU proporciona dos instrucciones barrera de memoria: 1 : Escribir barrera de memoria: Modificaciones a la memoria caché para ser forzadas para sincronizar después de la memoria principal puede ser utilizado por otra CPU. 2: Lee barrera de memoria: para forzar la sincronización de datos en caché a la memoria principal.