1 pll的输出时钟是 全局时钟，大部分ip的 clk 也是由 pll 例化，所以大部分ip中出来的也是全局时钟
下面是 altera pll ip 的截图，可以看到 4个pll 中每个 clk_out 与 系统中20个 globle_clk 的对应关系
2 使用 原语 IBUFG 和 BUFG的参考 https://blog.csdn.net/hucc0706/article/details/79430696
3 下面的作为参考
4 derive_pll_clocks 的作用是下次 timequest timing analyzer 更新sdc（updata sdc）时，产生pll对应的 create_generated_clock 代替 derive_pll_clocks
参考https://www.cnblogs.com/freshair_cnblog/archive/2012/07/04/2576241.html