1 生成 .bdf文件 file → new → block diagram/schematic file
2 .v 调用 .bdf 将 .bdf 文件转换为 .v文件再调用 .v文件
.bdf 转换为 .v文件 ： file → creat/update → creat hdl design file from current file
注意 ：更新 .bdf之后要重跑上述步骤生成 .v
3 .bdf 调用 .v 将 .v文件转换为 .bdf 文件再调用 .bdf 文件, .bdf 文件添加到工程后 会在 器件库中显示
.v转换为 .bdf : file → creat/update → creat symbol files for current file
注意 ： 更新 .v后要重跑上述步骤 生成 .bdf
.bdf 画原理图 注意事项：
1 表示宽度时用 [9..0],而不是 [9:0] ,注意原理图中是 .. 两个点，而不是： 冒号。
2 bus 总线在宽度变化时，标记清楚具体是哪些位
quartus中 单根线 是用 xx[0] 表示，而在 cadence中 单根线是用 xx0 表示，加下划线 xx_0 或者 xx[0] 等写法都会报错
3 
use partial line selection : 勾选后可以选一条线中的一部分，否则只能选整条线 。
use rubberbanding : 勾选后，移动某一条线时，保持与其他线的连接关系不变。
4 每个iopll 的参考时钟必须用单独引脚，或者用global器件，不能多个 iopll的 clk 直接线与，共用一个 clk 输入脚
否则会报下述错误：
