背景
由于FPGA器件选型为Lattice的，所以由之前熟悉的ISE切换到Diamond，目前还在不断适应中，有些过程体会，记录下来供参考。按开发流程，讲一些常用的特性进行对比，列举如下：
- IP Core管理
- Diamond初次见面的坑
- 内建逻辑分析仪（俗称抓波形）
- 后端约束
一些图片待补充。
IP Core管理
- 不习惯的sbx
- pll生成时记得刷新
Diamond初次见面的坑
- 顶层需要指定
- 综合后的层次需要手动刷新
- DDR仿真提前终止
内建逻辑分析仪（俗称抓波形）
- 防止闪退的流程
- 信号间距测量
后端约束
- 如何将reg进行位置约束
- 如何约束管脚到第一级reg的位置
=======================
by NicoWei
2018-12-7 22:15:47
=======================