计算机组成之LS
一.选择题
1、某个字节序列是90 EA 37 58 00，其表示( D）
A、一条指令
B、图像中的某串像素
C、运算用到的数据
D、以上皆有可能
2、假设某条指令的一个操作数采用一-次间接寻址方式， 指令中给出的地址码为2222H，地址2222H中的内容为4444H,地址4444H中的内容为6666H，地址 66666H中的内容为8888H，则该操作数为( B)。
A、8888H
B、6666H
C、4444H
D、2222H
3、冯.诺依曼结构计算机指令和数据表示的叙述中，正确的是〈A )。
A、指令和数据都以二进制形式存放
B、指令以二进制形式存放，数据以十进制形式存放
C、指令和数据可以从形式上加以区分
D、指令和数据都以十进制形式存放
4、假定计算机采用字节编址，小端方式，某变里x的地址为FFFF C000H, x=AABB CCDD H,则在内存单元FFFF C001H 中存放的内容是( C ) 。
A.AAH
B. BBH
C. CCH
D. DDH
5、以下是有关快表的叙述，其中错误的是( C )
A.快表的英文缩写是TLB.称为转换后援缓冲器
B.快表中存放的是当前进程的常用页表项
C、在快表中命中时，在L1 cache中一定命中
D、快表是一种高速缓存，一定在CPU中
快表是一种特殊的高速缓冲存储器（Cache）， 内容是页表中的一部分或全部内容。 在操作系统中引入快表是为了加快地址映射速度。
在虚拟页式存储管理中设置了快表，作为当前进程页表的Cache。通 常快表处于MMU中。
快表是单独的寄存器/寄存器堆/cache，总之它是独立的。不可能放在主存，因为快表存在的目的就是为了减少主存访问次数；也不在通常说的cpu多级缓存里，而是有单独的存放位置。
6、计算机中常采用下列几种编码表示数据，其中，士0编码相同的是( D )
I.原码 I.反码 III.补码 IV移码
A、I和IV
B、II和III
C、I和III
D、III和 IV
7、某计算机的指令流水线由4个功能段组成，指令流经各功能段的时间(忽略 各功能段之间流水段寄存器的缓存时间)分别为50ns、 60ns、70ns 、40ns，则该计算机的CPU时钟周期至少是(B)。
A.220ns
B. 70ns
C.40ns
D. 55ns
8、开中断和关中断两种操作都用于对( B ) 进行设置。
A.中断屏蔽寄存器
B.中断允许触发器
C.中断请求寄存器
D.中断向里寄存器
中断允许触发器EINT
位于中断系统中，它可被开中断指令置1，也可被关中断指令置0.
当中断允许触发器为1时，意味着CPU允许响应中断源的请求；
当其为0时，意味着CPU禁止响应中断。
⑴中断请求寄存器IRR
8259A有8条外部中断请求输入信号线IR0-IR7，每一条请求线上有一个相应的触发器来保存请求信号，它们形成了中断请求寄存器IRR（Interrupt Request Register）。
⑵中断屏蔽寄存器IMR
I.MR（Interrupt Mask Register）用来存放屏蔽位信息，IMR的每一位可以禁止IRR中对应位的中断请求输入信号进入。
⑶中断服务寄存器ISR
I.SR（Interrupt Service Register）存放当前正在进行服务的所有中断。ISR中相应位的置位是在中断响应的INTA脉冲期间，由优先权判决电路根据IRR中各请求位的优先权级别和IMR中屏蔽位的状态，将中断的最高优先级请求位选通到ISR中。
9、下列关于RISC特征的描述中，错误的是( D )
A.指令格式规整，寻址方式少
B.采用硬连线控制和指令流水线
C.运算类指令的操作数不访存
D.配置的通用寄存器数目不多
RISC指令系统选取使用频率最高的一些简单指令适应硬件结构简单、执行速度高的CPU。
其特点是指令条数少，一般只有十几到几十条指令；
指令长度固定，指令格式种类少，可使得指令译码更加简单；
寻址方式少，适合于组合逻辑控制器，便于提高速度；设置最少的访内指令(访问内存比较花费时间)；
在CPU内部设置大量的寄存器，只有取数/存数指令访问存储器，其余指令的操作都在寄存器之间进行；
指令简单，容易实现并行操作，非常适合流水线操作。
10、通常情况下，下列( D )部件不包含在中央处理器(CPU)芯片中
A、ALU
B、控制器
C、寄存器
D、DRAM
11、相对于微程序控制器，硬布线控制器的特点是( D )。
A、指令执行速度慢，指令功能的修改和扩展容易
B、指令执行速度慢，指令功能的修改和扩展难
C、指令执行速度快，指令功能的修改和扩展容易
D、指令执行速度快，指令功能的修改和扩展难
12、以下是有关分支预测的叙述:
①分支预测技术可用于控制冒险和数据冒险处理。
②采用静态预测技术时，每次的预测结果总是一样
⑤通常情况下，动态预测比静态预则的预则成功率高
④预测错误时已被错误地取到流水线执行的指令必须被冲刷掉
以上叙述中，正确的有©。
A、①、②、③
B、①、②、④
C、②、③、④
D、全部
背景知识
在遇到跳转语句的时候，我们往往需要等到MEM阶段才能确定这条指令是否跳转（通过硬件的优化，可以极大的缩短分支的延迟，将分支执行提前到ID阶段，这样就能够将分支预测错误代价减小到只有一条指令）
这种为了确保预取正确指令而导致的延迟叫== 控制冒险 ==（分支冒险）。为了降低控制冒险所带来的性能损失，一般采用分支预测技术。
13、以下关于指令流水线设计的叙述中，错误的是( D)
A、指令执行过程中的各个子功能都须包含在某个流水段中
B、所有子功能都必须按一定的顺序经过流水段
C、虽然各子功能所用实际时间可能不同，但经过每个流水段的时间都一样
D、任何时候各个流水段的功能部件都不可能执行空(non) 操作
14、假定一个同步总线的工作频率为33MHz, 总线中有32位数据线，每个总线时钟传输一次数据，则该总线的最大数据传输率为( B )。
A、66MB/s
B、132MB/s
C、528MB/s
D、1056MB/s
解:注意单位，33MHz*32b=1056Mb/s=132MB/s
15、以下有关RAID技术的叙述中，错误的是( C )。
A、RAID技术可实现海里后备存储系统
B、RAID技术可提高存储系统的可靠性
C、RAID中的校验信息都存放在一个磁盘 上
D、RAID通过多个盘并行访问来提高速度
16、启动一次DMA传送，外设和主机之间将完成一个(D)的数据传送
A、字节 B、字 C、总线宽度 D、数据块↵
17、在存储器分层体系结构中，存储器速度从最快到最慢的排列顺序是(D)
A、寄存器–主存–cache—辅存
B、寄存器–主存–辅存–cache
C、寄存器–cache–辅存-主存
D、寄存器–cache–主存–辅存
18、假设某条指令的一个操作数采用一次间接寻址方式，指令中给出的地址码 为1200H，地址1200H中的内容为12FCH，地址12FCH中的内容为38B8H, 地址38B8H中的内容为88F9H，则该操作数为©
A、1200H
B、12FCH
C、38B8H
D、88F9He
19、相联存储器是按()进行寻址访问的存储器。（ B）
A、地址指定方式
B、内容指定方式
C、堆栈访问方式
D、队列访问方式
21、在计算机系统层次结构中，处于硬件和软件交界面的是(A)↵
A、指令系统B、汇编语言C、操作系统D、编译系统↵
22、一次总线事务中，主设备只需给出一个首地址，从设备就能从首地址开始 的若干连续单元读出或写入多个数据。这种总线事务方式称为（D)
A．串行传输B．同步传输c．并行传输D．突发传输
23、下列存储器中，在工作期间需要周期性刷新的是（D )
A.FLASH
B.SRAM
c.ROM
D.SDRAM
24、在一般的计算机系统中，西文字符编码普遍采用的是（c )
A. BCD码
B．CRC码
c.ASCII码
D.格雷码’
25、以下是有关对DMA方式的叙述，错误的是（B)
①.DMA控制器向CPU请求的是总线使用权
②.DMA方式可用于键盘和鼠标器的数据输入
③.DMA方式下整个工/0过程完全不需要CPU介入
④.DMA方式需要用中断处理进行辅助操作
A.①.
B.②.③
c.② ④
D.③ ④