A verificação dos comutadores ATM requer que a plataforma de teste gere incentivos aleatórios restritos e colete dados de cobertura funcional.
O design do piso superior fica agachado.
A classe de ambiente é o núcleo da plataforma de teste. Esta classe contém os vários módulos da plataforma de teste em camadas, como geradores, drivers, monitores e placares. Ele também controla as quatro etapas do teste: gerar uma configuração aleatória, estabelecer um ambiente operacional de plataforma de teste, executar e aguardar o término do teste e fechar o sistema e fechar o relatório.
Para criar um ambiente de verificação completo com o System Verilog, o núcleo está no uso de funções de retorno de chamada e padrões de blueprint, que podem ser considerados o mecanismo de retorno de chamada e o mecanismo de blueprint.
A criação de um ambiente de verificação completo com base no System Verilog fornece três mecanismos: mecanismo de sequência, mecanismo de fábrica e mecanismo de retorno de chamada. Entre eles, o mecanismo de sequência e o mecanismo de fábrica são uma extensão do mecanismo de projeto do System Verilog.
