1 はじめに

PCIE (PCI Express) は、業界で現在普及しているポイントツーポイントシリアル接続を採用しています。PCI および以前のコンピュータバスの共有並列アーキテクチャと比較して、各デバイスには独自の専用接続があります。デバイスから帯域幅を要求する必要はありません。データ伝送速度を非常に高い周波数まで向上させ、PCI では提供できない高帯域幅を実現することは、現在さまざまな業界における高速インターフェイスの好ましい方向性であり、高い実用的価値と学習的価値を持っています。

このデザインは、ザイリンクスの公式 XDMA ソリューションを使用してザイリンクスシリーズ FPGA に基づく PCIE 通信プラットフォームを構築し、XDMA 割り込みモードを使用して QT ホストコンピューターと通信します。つまり、QT ホストコンピューターはソフトウェア割り込みを介して FPGA とのデータ対話を実装します。ラップトップを使用して HDMI をシミュレートします。カメラと HDMI ビデオは FPGA 開発ボード上の ADV7611 デコードチップに入力され、そこで HDMI ビデオが RGB ビデオにデコードされ、そのビデオが FDMA ビデオ 3 フレームバッファアーキテクチャを通じて DDR に書き込まれます。 XDMA は DDR3 からビデオを読み取り、PCIE を通過します。バスはコンピューターホストに送信され、コンピューターホストは QT ホストコンピューターソフトウェアを実行します。QT ソフトウェアは、PCIE によって送信された画像データをオン/オフモードで受信し、画像を表示します。リアルタイムで;

この設計の鍵は、xdma_inter.v の XDMA 割り込みモジュールを作成したことです。このモジュールはドライバーと連携して割り込みを処理するために使用されます。xdma_inter.v は AXI-LITE インターフェイスを提供します。ホストコンピューターはユーザー空間アドレスにアクセスすることにより、xdma_inter.v のレジスターを読み書きします。user_irq_req_i で入力された割り込みビットに割り込みビット番号を登録し、XDMA IP に出力し、上位コンピュータのドライバが割り込みに応答すると、割り込みに xdma_inter.v レジスタを書き込み、処理済みの割り込みをクリアします。

このソリューションはザイリンクスシリーズ FPGA にのみ適用でき、XDMA インストールドライバーと QT ホストコンピューターのソースコードも提供するため、XDMA を使用して面倒なドライバーやホストコンピューターソフトウェア開発を見つけたり、vivado プロジェクトを構築したりする手間が省けます。これにより、XDMA の使用方法が分からないという当惑がなくなり、複雑な PCIE プロトコルを気にすることなく PCIE を簡単に使用できるようになります; 私の開発ボードは PCIE X8 のみをサポートしているため、提供されるコードは PCIE X8 アーキテクチャです。 PCIE X1、X2、X8、X16、X32 はこのプロジェクトを自分で変更することができます。または私に従ってください。新しいプロジェクトをリアルタイムでリリースします。
本プロジェクトでは、高度なアプリケーション向けにPCIE通信を実装し、QTホストコンピュータとの映像伝送テストを実施します。
ここに画像の説明を挿入
この記事では、XDMA に基づいて PCIE 通信プラットフォームを構築するための設計スキームについて詳しく説明します. エンジニアリングコードはボード上で包括的にコンパイルおよびデバッグでき、直接移植することができます. 医療、軍事およびその他の産業における高速インターフェイス分野;
完全かつスムーズなエンジニアリングソースコードと技術サポートを提供します;
エンジニアリングソースコードと技術サポートを入手する方法は記事の最後にありますので、最後までお待ちください。

2. 既存の PCIE ソリューション

私のホームページには、XDMA のポーリングモードに基づいて QT ホストコンピューターとのデータ通信を実装する PCIE 通信の欄があります。RIFFA に基づいた PCIE ソリューションと XDMA に基づいた PCIE ソリューションの両方があり、単純なデータ通信と速度測定の両方があります。また、アプリケーションレベルの画像取得と送信も可能です。以下は列アドレスです。
クリックして直接移動します
。さらに、私のホームページには、XDMA 割り込みモードに基づいて QT ホストコンピューターとのデータ通信を実現する割り込みモードの PCIE 通信列があります。以下は列アドレスです:クリックして直接移動します

3. PCIE理論

この部分については、Baidu、csdn、Zhihu などから理論的な知識を学ぶことができますが、実際には XDMA が使用されており、PCIE までは複雑なプロトコルや理論は必要ありません。。。

4.全体のデザインアイデアとスキーム

全体的な設計アイデアとスキームは次のとおりです。
ここに画像の説明を挿入

ビデオキャプチャとバッファリング

ラップトップコンピュータを使用して HDMI カメラをシミュレートし、HDMI ビデオを FPGA 開発ボード上の ADV7611 デコードチップに入力し、HDMI ビデオを RGB ビデオにデコードします。純粋な Verilog によって実装された i2c プロトコルは、内部レジスタの構成を実現します。 ADV7611 デコードチップ、設計構成は
1920x1080 @60Hz 解像度、
FDMA 画像キャッシュ:
FDMA 画像 3 フレームキャッシュ、私の記事をよく読んでいる兄弟なら、これが私の通常の画像キャッシュルーチンであり、FDMA コントローラーと FDMA で構成されていることを知っています。その機能は、入力ビデオをキャッシュすることです。DDR3 で 3 つのフレームバッファを実行してから読み出した後、クロックドメイン全体で画像データの入出力を読み書きすることが目的であり、出力画像は安定しています。引き裂くことなく; FDMA の詳細な設計の説明については、私の以前の記事を参照してください。

XDMA の概要

ザイリンクスが提供する PCIExpressIP 用 DMASubsystem は、PCIE2.0 および PCIE3.0 に適した高性能の構成可能な SG モード DMA であり、ユーザーが選択可能な AXI4 インターフェイスまたは AXI4-Stream インターフェイスを提供します。一般に、AXI4 インターフェイスはシステムバスの相互接続に追加でき、大量のデータの非同期送信に適しています。通常は DDR が使用され、AXI4-Stream インターフェイスは低レイテンシのデータストリーム送信に適しています。
XDMA はブロック DMA ではなく SGDMA です。SG モードでは、ホストはリンクリストの形式で送信するデータを形成し、リンクリストの最初のアドレスを BAR 経由で XDMA に送信します。XDMA が送信タスクを完了します。リンクリスト構造の最初のアドレスに従って、リンクリストによって順番に指定されます。XDMA ブロック図は次のとおりです:
ここに画像の説明を挿入
AXI4、AXI4-Stream、データ送信用にいずれかを選択する必要があります AXI4-Lite マスターはオプションで、実現するために使用されますPCIE BAR アドレスから AXI4-lite レジスタアドレスへのマッピングを使用し、ユーザーロジックレジスタの読み書きに使用できます。
AXI4-Lite スレーブはオプションであり、XDMA 内部レジスタをユーザーロジックに開くために使用されます。ユーザーロジックは、このインターフェイスを通じて XDMA 内部レジスタにアクセスでき、BAR にはマップされません。
AXI4 Bypass インターフェイス (オプション) は、PCIE パススルーユーザーロジックアクセスの実装に使用され、低レイテンシのデータ送信に使用できます。

XDMA割り込みモード

QT ホストコンピューターとそのソースコード

QT ホストコンピュータこのプログラムは、VS2015 + Qt 5.12.10 を使用して、ホストコンピュータの開発ソフトウェア環境を完成します QT プログラムは、公式 XDMA API を呼び出し、割り込みモードで FPGA とのデータ通信を実現しますこのルーチンは、読み取りおよび書き込み速度の測定を実装しますQT ホストコンピュータを提供します。ソフトウェアとそのソースコードのパスは次のとおりです。
ここに画像の説明を挿入
QT ソースコードのスクリーンショットは次のとおりです。

5. vivadoプロジェクトの詳細説明

開発ボード FPGA モデル: Xilinx–xc7k325tffg900-2;
開発環境: Vivado2022.2;
入力: HDMI、解像度 1920x1080@60Hz;
出力: PCIE2.0 X8;
アプリケーション: QT ホストコンピューターのビデオ表示テスト;
プロジェクト BD:
ここに画像の説明を挿入
XDMA割り込み数を設計する必要があり、構成は次のようになります。

同時に、XDMA 割り込みモジュールの割り込み数も次のように 4 に設定されます。

合成後のコード構造は次のようになります。
ここに画像の説明を挿入
FPGA リソース合成コンパイル後の消費電力と消費電力は次のように見積もられます。