6-2半導体メモリの容量は16Kx8ビットで、オプションのRAMチップ容量は4Kx4/チップです。アドレスバスA15〜A0（低）、双方向データラインD7〜D0（低）、 R/ Wラインによって制御される読み取り/書き込み。アドレス割り当て、チップセレクト論理式、およびチップセレクト信号極性を示すメモリの論理図を設計および描画してください。（注：オーバーラインは達成できません。ここにあるすべての下線はオーバーラインを表しています）
分析：2の10乗は1k、2の11乗は2k、2の12乗は4kです。電力を追加するたびに、容量は2倍になります。
RAMチップの容量は4Kx4/チップ、メモリ容量は8ビットであるため、グループを形成するには2つの4Kx4/チップRAMが必要です。
| チップ容量 | チップアドレス | チップセレクト信号 | チップセレクトロジック |
|---|---|---|---|
| 4kx42個 | A11〜A0 | CS0 | A13A12 |
| 4kx42個 |
A11〜A0 | CS1 | A13 A12 |
| 4kx42個 | A11〜A0 | CS2 | A13 A12 |
| 4kx42個 | A11〜A0 | CS3 | A13A12 |
6-3半導体のストレージ容量は15Kx8ビットで、そのうち固定回線領域は8Kx8ビット、オプションのEPROMチップは4Kx8 /チップ、ランダム読み取り/書き込み領域は7Kx8ビット、オプションのSRAMチップは4Kx4/です。チップ、2Kx4 /チップ、1Kx4 /チップチップ;アドレスバスはD15〜D0（ロー）、双方向アドレスバスはD7〜D0（ロー）、読み取りと書き込みはR/Wラインによって制御されます。MREQの場合が低い場合、メモリは動作を許可されます。論理図を設計します。
タイトルからわかるように：（2の10乗は1kに等しい） 4 = 2の2乗、つまり4k = 2の12乗、つまり固定回線エリアのチップアドレスはA0〜D11です。 12行;
SRAMチップには4K、2K、および1Kがあり、合計すると正確に7Kになります。
4K = 2の12乗（チップアドレスA0〜A11）
2K = 2の11乗（チップアドレスA0〜A10）
1K = 2の10乗（チップアドレスA0〜A9）
| チップ容量 | チップアドレス | チップセレクト信号 | チップセレクトロジック |
| 4Kx8/1ピース | A0〜A11 | CS0 | A13A12（ 00 ） |
| 4Kx8/1ピース | A0〜A11 | CS1 | A13 A12 （ 01 ） |
| 4Kx4 / 2スライス（8ビットで構成） | A0〜A11 | CS2 | A13 A12（10） |
| 2Kx4 / 2スライス（8ビットで構成） | A0〜A10 | CS3 | A13A12 A11（110） |
| 1Kx4 / 2スライス（8ビットで構成） | A0〜A9 | CS4 | A13A12A11 A10（1110） |
