Diagrama esquemático del circuito funcional principal de la plataforma de la placa base.
Del lado del BRAZO:
el interruptor de pie es un puerto de entrada de nivel 10, de dos vías.
La conexión entre el panel táctil y la placa principal es UART más fuente de alimentación de 12V.
El teclado es un producto de desarrollo propio, que transmite UART de forma transparente a través de USB y transmite una fuente de alimentación de 12 V USB, una interfaz de red Gigabit en la placa principal, USB es una interfaz de host versión 3.0 y SSD es un disco duro incorporado
.
Las interfaces de salida de imagen de video incluyen principalmente HDMI, DVI, DP, SDI, RGB analógico, CVBS y Svideo, entre los cuales HDMI, en el lado FPGA: las interfaces de entrada de imagen incluyen SDI y MIPl, y la entrada SDI admite 1080P60FPS. El escenario de aplicación principal es Conexión externa con sistema externo DP, SDI admite 4K 60 fps. El sistema realiza la visualización imagen en imagen de datos de imagen de múltiples dispositivos, y MIPI es la interfaz de señal del cuerpo del espejo, que admite hasta 4Lane4K60FPSRAW entrada de datos.
ARM funciona con el sistema Linux y las partes redundantes del sistema Linux se eliminan para optimizar el tiempo de inicio del sistema. ARM y FPGA transmitían previamente transmisiones de video a través de la interfaz PCIE. El sistema ARM puede guardar o grabar imágenes de la transmisión de video en tiempo real transmitida desde la FPGA. Durante la reproducción, las imágenes guardadas por el sistema ARM se transmitirán de regreso a la FPGA para su procesamiento y visualización.
La placa base se inicia automáticamente después del encendido y configura inmediatamente cada chip de interfaz de video, de modo que el sistema mostrará una pantalla de inicio dentro de los 3 segundos posteriores al encendido, y la pantalla de inicio la proporciona el sistema FPGA.
Una vez iniciado el sistema, la interfaz UI proporcionada por el sistema ARM se sintetiza con la imagen en tiempo real en el lado FPGA para formar una pantalla completa del sistema de endoscopio.
El lado PS de la FPGA es responsable del control del cuerpo del espejo, incluida la detección de la inserción del cuerpo del espejo y el control de encendido, la configuración de encendido del cuerpo del espejo, la recepción y el procesamiento de los mensajes de los botones del cuerpo del espejo. y el envío, recepción y verificación de la información del cuerpo espejo.
Requisitos de diseño del sistema Linux: Controladores de dispositivos periféricos: (1) MIPI DSI (2) MIPI CSI (3) Entrada y salida PCIE (4) HDMI (5) 12C (6) SPI (7) Almacenamiento en disco duro SSD (8) Tarjeta SD (9) Memoria flash EMMC (10) Memoria DDR (11) Teclado y mouse USB3.0/2.0, disco U, etc. (12) GPIO (13) Ethernet, protocolo TCP/IP (14) RTC (15) Software UART entorno (16) Linux Kernel 5.x
(17) Componentes GUI de Gnome o Unity
(18) trasplante Qt5.11 y superior
(19) admite pantalla dual de visualización diferente
(20) codificador, decodificador y gstreamer de hardware
(21) proporciona nodos de dispositivo para todos los controladores periféricos, el software solo necesita operaciones simples como escribir leer ioctrl