Copié un proyecto FPGA y encontré el siguiente informe de error al ejecutarlo:
Error (262006): El archivo "stp1.stp" no es un Archivo de Tap de Señal válido - ignorándolo
marcado, no hay un archivo stp1.stp, se estima que está eliminado. Sin embargo, el enlace de compilación no se eliminó en la configuración del proyecto, por lo que no se encontró el enlace y se informó un error.
La mejor manera es crear un archivo de tap de señal usted mismo, elegir el nombre que desee y asociarlo con el proyecto. El proyecto reemplazará automáticamente el nombre original inexistente, OK.
Sin embargo, SIGNALTAP ocupa recursos después de todo. ¿Qué pasa si solo desea eliminar este problema? Probé cada opción de configuración, parece que este problema no se puede eliminar por completo en la configuración (¿extraño ???),
Tuve que usar el método estúpido para abrir el archivo de proyecto * .qsf, encontrar el lugar donde está el nombre del archivo stp1.stp y eliminarlo directamente.
set_global_assignment -name ENABLE_SIGNALTAP OFF <------------------ Eliminar esta línea: El autor obviamente ha cerrado SIGNAL TAP; pero stp1.stp no se ha limpiado.
set_global_assignment -name USE_SIGNALTAP_FILE stp1.stp <------------------ eliminar esta línea,
set_global_assignment -name EDA_TEST_BENCH_ENABLE_STATUS TEST_BENCH_MODE -section_id eda_simulation
OK, el problema está resuelto y no se reportan más errores. Pero se avecina un nuevo problema, aparecerá al ejecutar MODELSIM,
Error (138003): no se pueden escribir asignaciones de compilación incrementales. El archivo de configuración de Quartus Prime xxx.qsf no se puede escribir.
La solución es cerrar modelsim y volver a ejecutar las herramientas-> Ejecutar herramienta de simulación-> Rtl Simulation.
Tengo que suspirar, no es una solución, pero por el momento no hay ningún problema.