Respuesta de Fu Ge 2020-09-28: # 福 大 Architects Daily One Question #
1. Barrera de memoria de hardware X86
sfence: store | La operación de escritura antes de la instrucción sfence debe completarse antes de la operación de escritura después de la instrucción sfence.
lfence: load | La operación de lectura antes de la instrucción lfence debe completarse antes de la operación de lectura después de la instrucción lfence.
mfence: modificar / mezclar | Las operaciones de lectura y escritura antes de la instrucción mfence deben completarse antes de las operaciones de lectura y escritura después de la instrucción mfence.
2. Las instrucciones atómicas, como la instrucción "bloquear ..." en x86, son una barrera total, que bloqueará el subsistema de memoria durante la ejecución para garantizar el orden de ejecución, incluso en varias CPU. Los bloqueos de software suelen utilizar barreras de memoria o instrucciones atómicas para lograr una visibilidad variable y mantener el orden del programa.
3. Cómo regular el nivel de JVM (JSR133)
Barrera LoadLoad :
Para tales declaraciones Load1; LoadLoad; Load2
, asegúrese de que los datos que va a leer Load1 se leen antes de que se acceda a los datos que va a leer Load2 y las operaciones de lectura subsiguientes.
Barrera StoreStore:
para tales declaraciones Store1; StoreStore; Store2,
antes de que se ejecuten Store2 y las operaciones de escritura subsiguientes, se garantiza que la operación de escritura de Store1 sea visible para otros procesadores.
Barrera LoadStore:
Para tales declaraciones Load1; LoadStore; Store2,
antes de que Store2 y las operaciones de escritura subsiguientes se eliminen, asegúrese de que los datos que debe leer Load1 se hayan leído.
Barrera StoreLoad:
Para tales declaraciones Store1; StoreLoad; Load2,
antes de que se ejecuten Load2 y todas las operaciones de lectura posteriores, se garantiza que la escritura de Store1 sea visible para todos los procesadores.